改善压降过大的六种方法

最新推荐文章于 2024-08-08 17:45:51 发布
最新推荐文章于 2024-08-08 17:45:51 发布
阅读量1.6k 收藏 9
点赞数 7
分类专栏： Sigrity POWER DC 直流压降仿真分析实例 文章标签： pcb工艺 深度学习 平面 硬件工程
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_54787054/article/details/131426282
版权
本文介绍了六种改善PCB压降过大的方法，包括电源位置优化、电源拆分、增大电源路径通道、增加电源平面、增多换层过孔及更换低内阻电感。这些措施能有效降低压降，提高硬件工程的性能。
摘要由CSDN通过智能技术生成

改善压降过大的六种方法

当进行完压降仿真完之后，如果结果都是PASS的话是我们最希望看到的，但是时常会因为某些原因，导致压降不通过，下面介绍几种弥补压降的几种措施

方法一

靠近用电端

  1. 如下图，电源放的离用电端太远

  1. 将电源模块尽量靠近用电端放置，尤其是小电压大电流的电源，压降改善会非常明显

了解本专栏 订阅专栏 解锁全文 超级会员免费看
不觉明了
关注
  • 7
    点赞
  • 踩
  • 9
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
专栏目录
订阅专栏
【电源专题】LDO基础——压降
一点硬件
08-14 4742
压降电压VDO是指为了实现正常稳压，输入电压VIN必须高出所需电压Vout（nom）的最小压差。
HyperLynx（二十四）电源完整性之直流压降分析（一）
小幽余生不加糖
10-06 4691
(20)在“PowerScope”窗口的右上角单击“Visual Options”按钮，然后在“Graph type”中选择“the DC Current Density”框，单击“Positioning Options”按钮，使得在“Position and scale”部分下的“Auto span&origin”框不被选中，通过单击窗口左上角工具条中的控制按钮，确保选中电流密度顶视图。(21)在窗口的右上角，为了得到一个更好的电流密度分布图，修改Span设置(使用滑动条或向上、向下箭头)。
知识点-PCB走线产生压降
weixin_72598068的博客
06-11 218
过大电流时铜箔或者导线所产生的电阻是不可以忽视的。
关于mos管的压降问题（项目遇到问题总结）
热门推荐
guangod的博客
03-10 1万+
在研发过程中没有出现问题的板子，到了小批时竟出现雷达一直在触发？？？找了大几天，没有头绪。心中疑惑颇多，加上老板催促，自考等原因，真是压力山大。4月份自考，只有差不多一个月时间了吧，没有什么大的收获，反而在查找硬件问题的过程中，发现了一个自己忽视的一个问题，就是关于Mos管的压降问题。 备考的过程崎岖不平，工作又问题多多，孰轻孰重，如何取舍？从心理来说，不想取舍什么，只是有所得就可以，过不了就过不了呗，已经毕业十五年了，没这个本科文凭不也过来了吗？只是代表了自己在这一段时间的思考，自己兴趣吧，没什么大不了
【PCB设计】走线的宽度和导线压降计算（数方块法）
m0_62383223的博客
03-30 1968
我们都知道PCB设计时需要考虑PCB走线宽度的问题一是为了更好的过流，防止大电流将电路板烧坏二是线宽影响了导线的电阻，进而影响了导线的压降下图为B站UP主【工科男孙老师】实际测试的不同线的影响 😍。
Marin说PCB之电源完整性之直流压降仿真CST--01
weixin_45223454的博客
01-02 1810
一般来说我们芯片手册的电源直流压降的误差是其实是包括了直流压降和交流噪声的总和的，不过很多的电源芯片厂商都没有给出一个推荐的比例关系，IC 的容忍值通常 5-10%，这个值里既包含了电源噪声，又包含了直流压降，占比值为 2：8。我们一般都是一段段的去看我们的电源压降的情况。这个算的话是比较严格的了，我这边通常的做法就是EE同事那边先去做出一份WCCA表格，计算出VRAM的最恶劣的使用情况，然后加上负载端口的芯片手册的要求，然后对比一下两者的下限余量即可，就是我们PCB板子上走线的允许的压降误差了。
多路电压互感器二次压降及负荷在线监测方法
01-20
　电压互感器的二次压降及负荷直接关系到电能计量的误差，为了保证计量的准确性，计量用电压互感器必须按照DLT448-2000《电能计量装置技术管理规程》中的相关规定进行定期检验。然而受各种因素的影响，在实践中还...
HI3516AV100 Cadence Sigrity 2019 Power DC 直流压降分析
02-06
对于HI3516AV100这样的高性能芯片，理解并优化其直流压降（Voltage Drop，Vdrop）至关重要，因为这直接影响到系统的稳定性和功耗效率。在Cadence Sigrity 2019版本中，用户可以利用Power DC功能进行深入的直流压降...
Sigrity POWER DC 直流压降仿真分析实例
09-20
改善压降过大的六种方法主要包括：增加铜皮的宽度、将路径的铜皮加宽、使用磁珠-二级电源、优化PCB设计、减少电感的影响、使用不同的电源模块等。 八、改善电流密度过大的六种方法 改善电流密度过大的六种方法主要...
银行业六大行年报业绩综述：业绩改善，资产质量优异.pdf
04-19
报告概述了中国银行业六大银行（工商银行、建设银行、中国银行、农业银行、交通银行和邮储银行）2021年度的业绩表现，显示出明显的业绩改善和资产质量的优异。以下是对这些关键知识点的详细说明： 1. **营收增速...
电路设计中如何解决电压跌落
weixin_38975819的博客
05-16 5564
问题背景 在电路设计中，我们设计一个系统的PMIC模块时，首先要考虑的就是负载功率多大、电流的最大值、电压纹波要求等，然后根据这些要求去选型，但是在有些电路中会有前提条件，比如说某些电子产品要求用USB2.0供电，但是瞬时功率肯定大于了USB2.0口的最大供电功率，下图是USB接口的供电能力。 从上图就可以看出USB 2.0接口最大输出的电功率为2.5W，USB 3.0接口输出的最大功率为4.5W。 举个栗子： 比如在一个电子系统中，我们要求模组用USB2.0供电，系统电路中有大电流负载瞬时功率为5V x
Marin说PCB之电源完整性之直流压降仿真CST--02
weixin_45223454的博客
01-02 1200
有的时候我们遇到PCB板子上的空间很挤了，再去加宽我们的铺铜已经是不太可能了，这个时候我们可以试着通过对电源实施远端补偿也就是我们常说FB远端在SOC端口那边采样的方法来提升我们负载的供电电压。，还有就是我们在做PCB设计的时候往往只是关注那些低电压大电流的网络，经常忽略那些电流大的网络了，例如我们有时候把那些电源芯片输出的LDO的电源网络就直接走线15MIL，而且还走线很长。之间的误差为0.73%，我们把这六个点的电压值测量好后对比一下是满足这个误差要求的，即这个电源网络的直流压降是PASS的。
PCB检查-allegro PDN进行简单电源直流压降分析
weixin_45781431的博客
05-11 3613
PCB检查-allegro PDN进行简单电源直流压降分析 软件版本：allegro 16.6 分析电源：某12层板CPU的core电源，1.15V@25A 当我们PCB设计好之后可以通过allegro自带的PDN工具对电源平面进行简单的分析，包括电流走向，压降以及电流密度等信息，发现设计不合理的地方，帮助我们优化PCB设计 1.切换至PDN分析工具 一般allegro打开时会选择我们要用的工具，正常PCB绘制会选择allegro PCB Design GXL（Legacy），电源分析时需要选择Allegr
动态电压降问题解决方法总结
graymount的博客
06-22 2038
动态电压降往往是在进行物理设计后期来进行的一项检查。因为需要前端工程师提供准确的vcd或者saif文件来进行switching activity的反标。这时候修改电源网络可能并不适合。这...
(BO)Bayes-CNN多变量时序预测 基于贝叶斯算法-卷积神经网络多变量时序预测（多输入单输出）Matlab代码
最新发布
small_ccb的博客
08-08 293
Bayes-CNN多变量时序预测 基于贝叶斯算法-卷积神经网络多变量时序预测（多输入单输出）Matlab代码。2️⃣、评价指标包括:R2、MAE、MSE、RMSE等，图很多，符合您的需要。4️⃣、赠送测试数据集，可以直接运行源程序。替换你的数据即可用 适合新手小白。1️⃣、运行环境要求MATLAB版本为2018b及其以上。数据格式为excel！3️⃣、代码中文注释清晰，质量极高。需要其他的都可以定制！
深度学习 —— 个人学习笔记14（ResNet、DenseNet）
Springer的博客
08-06 374
本文章为个人学习使用，版面观感若有不适请谅解，文中知识仅代表个人观点，若出现错误，欢迎各位批评指正。文中部分知识参考：B 站 —— 跟李沐学AI；
【深度学习】【语音】TTS，Matcha-TTS，测试效果，训练中文，chinese
q742971636的博客
08-08 152
即使使用较小的数据集（特别是如果这是一个录音棚录制的朗读语料库），也可以有效。然而，在这种情况下，微调通常会比从头开始训练效果更好，因此，你可以先在更大的数据集上进行训练，然后对你的特定数据集进行微调。一般来说，我更倾向于将所有音频文件重新采样到 22050 采样率，而不是更改音频参数，因为这样可以解决寻找不同声码器的问题。（同样，我没有在大多数其他数据集上进行训练的经验，但你可以在这里更改音素化语言。中添加的步骤为你的数据集生成均值和标准差（以便更好的标准化）。的默认值，并覆盖你特定数据集所需的部分。
回答以下三个问题•放大电路和开关电路中，如何提升MOS最高工作频率？ • 对比之前所用BJT、MOS的开态电阻RON及对应压降。 • MOS器件中，载流子迁移率受哪些因素影响。
07-09
1. 在放大电路和开关电路中，要提升MOS（金属-氧化物-半导体）器件的最高工作频率，可以采取以下措施： - 缩小MOS器件的尺寸：通过减小晶体管的尺寸，可以缩短电荷注入和排出的时间，从而提高响应速度和工作频率。 - 优化MOS器件的结构设计：通过改变栅极长度、厚度和掺杂浓度等参数，可以改善电流传输效率和响应速度，从而提高工作频率。 - 采用高迁移率材料：使用高迁移率材料作为通道层，如高介电常数的高介电材料或III-V族化合物半导体，可以提高载流子的迁移率，从而增加器件的工作频率。 2. 在比较BJT（双极型晶体管）和MOS的开态电阻RON及对应压降时，需要注意以下几点： - MOS的开态电阻RON较小：由于MOS的通道是由控制栅极电压来调节的，MOS在导通状态下的电阻比BJT要小得多。 - MOS的压降较小：由于MOS的导通电阻较小，因此在相同电流下，MOS的压降也较小，从而减少了功耗和热量的产生。 3. MOS器件中，载流子迁移率受以下因素的影响： - 载流子浓度：载流子浓度越高，迁移率越大。因此，通过控制掺杂浓度可以调节载流子迁移率。 - 材料特性：不同的材料具有不同的载流子迁移率。例如，硅材料的迁移率较低，而III-V族化合物半导体的迁移率较高。 - 界面态和表面态：界面态和表面态对载流子迁移率有一定影响。这些态可以通过表面处理、氧化层质量的改善等方式进行控制。 - 温度：温度对载流子迁移率有显著影响，一般来说，随着温度的升高，迁移率下降。 以上是关于放大电路、开关电路中提升MOS最高工作频率、比较BJT和MOS的开态电阻RON及对应压降，以及MOS器件中载流子迁移率受影响因素的回答。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

不觉明了

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值