计算机组成原理 第四章存储器校验，RAM

动态RAM:
三管式，单管式
原理：靠电容存储电荷
刷新：集中：一行行刷新
分散：指对每行存储单元的刷新分散到每个存取周期内完成，不存在死区（停止读写操作的时间），但
存取周期长，整个系统速度降低
异步： 前两种方式的结合，可缩短死时间，充分利用最大刷新间隔为2InS的特点
比较： 动态RAM集成度高于静态RAM
动态RAM行列地址按先后顺序输送，减少了芯片引脚，封装尺寸减少
动态RAM功耗比静态RAM少
动态RAM比静态RAM便宜
动态RAM缺点：速度比静态RAM，需要再生

只读存储器：MOS、TTL
PROM：一次性可编程
EPROM:可编程
闪存（快擦型存储器）：高速编程，可与CPU连接，非易失性

存储器与CPU的连接：存储容量扩展：位扩展、字扩展
位：增加存储字长
字：增加存储字的数量
字、位：增加存储字长，增加存储字的数量
通常CPU地址线的低位与存储芯片的地址线连接

存储器校验：汉明码：有一位纠错能力
任何一种编码是否具有检测能力和纠错能力，与编码最小距离有关
编码最小距离：在一种编码系统中，任意两组合法代码之间的最少二进制位数的差异
需增加检测位k,欲检测的二进制代码n位，k满足：

汉明码纠错过程：传送后的汉明码形成新的检测位Pi，根据Pi的状态指出错误的位置，pi的状态由原检测位ci及其所在
小组内1的个数确定，按配偶原则配置的汉明码传送后形成的pi应为0，否则传送出错

提高访存速度：高速原件，层次结构
单体多字系统：从同一地址取出4条指令后再逐条将指令送至CPU
多体并行系统：采用多体模块组成的存储器

排队器：优先级：易于发生代码丢失的请求源
严重影响CPU工作的请求源

存控标记触发器：接受排队器的输出信号，启动节拍发生器工作

高性能存储芯片：DRAM
SDRAM不需要等待时间，支持猝发访问模式（CPU发出一个地址即可连续访问一个数据块，通常为32字节）
RDAM：高速总线，数据交换以包为单位
带Cache的DRAM:集成了一个SRAM（缓存）