- 博客(7)
- 收藏
- 关注
RSS订阅原创 死记硬背的东西
LUT4 输入查找表（LUT4），即 4 个输入口，可表示为 16*1 的 RAM（2^4=16，4位地址1位数据）任何情况下，LUT的输出都是1比特位宽该语句需要几个 4 输入 LUT 实现( )A. 2B. 3C. 4D. 5答案：D输入b是16bit,所以需要4个LUT4，总共需要5个LUT4FPGA资源FPGA 主要有六部分组成：可编程输入输出单元（IO）、可编程逻辑单元（CLB）、完整的时钟管理、嵌入块状RAM、布线资源、内嵌的底层功能单元和内嵌专用硬件模块。
2024-08-13 16:14:26
1010
原创 题-----3
（1）输入保持，降低输入的翻转率，并且由于输入没变，此时输出也不变，整体降低了翻转率；（2）采用Gray码或One-Hot码作为状态机编码，Gray格雷码，One-Hot独热码，相比普通二进制编码来说，在状态跳转时的整体翻转率更低（3）glitch是路径传输中的毛刺，有电平的翻转，造成额外功耗，减少glitch可以降低电路翻转率glitch要尽可能的放在后面，移位放在前面，会在成后面有多余的电平翻转。
2024-07-14 15:23:30
772
原创 数字识别中的杂七杂八
关于VIO，详情在VIO自己根据读出的数据模拟一个输出信号，然后这个输出信号也是后面模块的输入信号。有了VIO就可以直接对系统的后半部分进行仿真，即使前面的模块没有设计成功，也可以直接对后面的模块进行仿真。
2024-07-08 19:13:44
570
原创 异步fifo
异步FIFO 是指读写时钟不一致，读写时钟是互相独立的，多用于跨时钟域的数据传输，也可用于位宽变换。同步FIFO：读写时钟一样，输入输出的位宽可以不同。
2024-07-06 16:26:58
635
原创 以太网千兆传图
6：frame_check 模块：判断每个包数据的序号是否连续，如果不连续将整 帧图像数据丢弃。5：eth_rx_ctrl 模块：以太网接收控制模块，将以太网接收的报文数据存入 FIFO。4：eth_udp_rx_gmii 模块：以太网接收模块，接收上位机传输过来的图像 数据。rgmii_rxd 的正中间，使得采 样的数据处于最稳定的状态。:3：rgmii_to_gmii 模块：以太网接口转换模块，将。模块：锁相环模块，生成本次实验每个模块所需要的工作时钟。显示屏的驱动时序，并从。模块：锁相环模块，将。
2024-07-04 16:09:10
123
原创 图像数据存储在PS端的DDR上（不使用ARM核）
PL 端要想读写 DDR，需要通过 AXI 总线，使用 PS 侧的 DDR 控制器，完成数据的读写。能够将数据转换成 AXI4 格式，通过 AXI 总线传输给 PS 侧 DDR 控制器，实现数据对 DDR 的读写操作。在 PS 与 PL 之间，存在有， PS 端为从设备），该接口用于方便 PL 端与 DDR 间 大量数据的读写操作。任何情况下，只使用DDR控制器都 会出现问题，即使写入和读出的速率一样也是会出现 问题的，更何况实际应用中总是读写不连续的，就更 会出现问题所以要使用FIFO。
2024-07-04 15:29:27
551
原创 PS端的GPIO
口用于和外部设备通信，包括对外连接的 GPIO和内部PS与PL通信的AXIO。。MIO 和 EMIO 只是 GPIO 信号的两种接口，MIO 直连到PS，EMIO 则是 PS 扩展到 PL，从 PL 接出的 I/O。依然属于PS，只是连 接到了PL，再从PL输出信号。所以MIO不需要管脚约束，而EMIO 需要管脚 约束。当 GPIO用作输出时，一般用于控制一些简单的外设，如LED、按键、蜂鸣器GPIO的信号路由信号不能被分割 并路由到不同的MIO引脚组。
2024-06-30 20:21:03
429
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人