weixin_58946213-CSDN博客

原创 VHDL中的delta cycle

Delta cycle，也被称为增量周期，最早可追溯于1971年，VHDL从CONLAN BCL时间模型中采取了增量周期这一概念，而在CONLAN BCL时间模型中将其称为步进。Delta cycle对VHDL模拟波形过程有着重要影响，是VHDL仿真信号波形形成过程重要的一环。如果我们在设计与仿真VHDL波形过程中没有得到想要的结果，或许通过了解delta cycle的基本原理能够有一定的启发作用，让我们更加清楚VHDL是如何在仿真过程中处理一系列的波形事件。

2022-01-07 15:36:46 1365

原创关于延迟模型（Delay Model）在VHDL与Verilog的简单总结与语法区别

延迟模型（Delay Model），也被称为时延，是在编写VHDL或者verilog硬件描述语言中常用且具备工程意义的描述语法。为加强对其在VHDL与verilog中使用规范与原则的理解与记忆，在此对延迟模型进行简单总结以及列出其在两种硬件描述语音中的语法。1. VDHL中的延迟模型在VHDL中，时延模型分为三类，分别为传输延迟模型（Transport delay model），惯性延迟模型（Inertial delay model）以及“拒绝-惯性”延迟模型（"Reject-Inertial" d

2021-08-03 23:38:54 3897

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

原创 VHDL中的delta cycle

原创 关于延迟模型（Delay Model）在VHDL与Verilog的简单总结与语法区别

空空如也

空空如也

原创关于延迟模型（Delay Model）在VHDL与Verilog的简单总结与语法区别