BUAA_CO理论期末复习笔记

最新推荐文章于 2024-04-03 09:51:24 发布
最新推荐文章于 2024-04-03 09:51:24 发布
阅读量677 收藏 20
点赞数 1
文章标签： 经验分享
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_62134817/article/details/122402029
版权

终于刷完ppt了！！！

目录

  • 一.概述
  • 二.组合逻辑电路
  • 三.时序逻辑电路
  • 四.主存储器
  • 五.指令系统与MIPS汇编语言
  • 六.MIPS处理器设计
  • 七.Cache
  • 八.虚拟内存系统
  • 九.总线与I/O

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Mr.Lin30
关注
【BUAA_CO_LAB】Pre_MIPS指令集_MARS帮助文档整理_基础指令Basic Instructions
KRyan
09-22 1944
MARS帮助文档翻译整理 // 根据MARS源文档进行字典序排列，为方便理解有一些顺序调动 基础指令（字典序） *$f_ -> 浮点数寄存器（后面的数字单双表示单双精度） *$t -> 整数寄存器 *PC (Program Counter)：用于存储当前CPU正在执行的指令在内存中的地址 *协同处理器Coprocessor被缩写为Coproc或者c或者CP *其他对操作数描述的详尽说明： [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-1kEfBcdB-163232
计组P7代码
11-24
北航计算机组成原理实验项目P7代码，内含数据流程以及控制中断表格以及工程代码。
single-cycle CPU.circ 北航计组 BUAA CO
11-24
一种logisim的单周期CPU实现方式，该方式的实现指令包括addu，subu，lw，sw，lui，jr，jral，nop，ori等指令。
BUAA-CO：北航6系计算机组成课设
02-14
北航 P0：零件及状态机设计（Logisim） 课下测试：构建CRC校验码计算电路，ALU，正则表达式匹配 课上测试：Logisim完成部件及FSM设计 P1：零件及状态机设计（Verilog-HDL） 课下测试：实现splitter，ALU，格雷码计数器，合法表达式识别，走迷宫 课上测试：Verilog-HDL完成部件及FSM设计 P2：汇编语言 课下测试：矩阵乘法，排序，回文串判断 课上测试：选择题+编程题 P3：Logisim开发单周期CPU 课下测试：完成支持7条指令的单周期CPU设计 课上测试：补充指令 P4：Verilog开发单周期CPU 课下测试：完成支持7条指令的单周期CPU设计 课上测试：补充指令 P5：Verilog开发流水线CPU（1） 课下测试：完成支持10条指令流水线CPU设计 课上测试：流水线工程化方法 P6：Verilog开发流水线CPU（2） 课下测试：完成
探索BUAA_CO：一个用于北航课程信息管理的智能工具
gitblog_00001的博客
04-03 432
探索BUAA_CO：一个用于北航课程信息管理的智能工具 去发现同类优质开源项目:https://gitcode.com/ 项目简介 是一个专为北京航空航天大学（简称北航）学生打造的课程信息管理系统。该项目旨在提供一种简洁、高效的途径，让学生能够轻松获取和管理自己的课程数据。它的核心功能包括课程查询、课表生成和分享，以及个人信息管理等。 技术分析 前端技术栈 BUAA_CO采用了现代前端框架Reac...
BUAA CO-2020：MIPS CPU设计的探索
02-13
该项目试图在不降低性能的情况下简化CPU结构。 在第一个版本中，它就使典型的MIPS Pipeline CPU的代码减少了30％以上。 主要思想是使用地址而不是多路复用器来完成所有操作。 位扩展器，IFU（指令获取单元）指令和回写PC（程序计数器）合并到GRF（通用寄存器文件）中，用于使用地址的方法。 数据路径由一个独立的单元PM（路径管理器）组装，该单元负责接管其他组件的几乎所有插件。 类似于内存的内部结构使操作简单而高效。 有关更多详细信息，请参见每个子项目的源代码和设计说明。
BUAACO-PIPELINE-CPU
de_pool的博客
07-07 475
流水线CPU 一、流水线CPU概述 1、流水线CPU的原理 流水线CPU是为提高吞吐量而创造的，五段式流水线CPU的吞吐量是单周期CPU的五倍，同一时间CPU上最多有五条指令在运行。如何达到同一CPU上五条指令呢？答案就在于把每条指令都拆分成五个阶段，按照CPU硬件执行流来拆成五段：IF（instruction fetch）、DEC（decode）、EXE（execute）、ME（memory）、WB（write back），CPU上五段部分分别执行一条指令的一个阶段。 因为CPU上五段分别进行不同指令的不
北航计算机专业课__代码及期末复习笔记_BUAA-CS-course-notes.zip
08-28
北航计算机专业课__代码及期末复习笔记_BUAA-CS-course-notes
BUAA_2023_Python课设_BUAA-Python-2023.zip
09-10
1. 文件名称"BUAA_2023_Python课设_BUAA-Python-2023.zip"表明这是一个关于Python课程设计的压缩包文件。"BUAA"可能是某个教育机构或者大学的简称，而"2023"表示这是一份2023年的课程设计文件。 2. 描述"BUAA_2023_...
BUAA_CST_LaTeX_report：LaTeX_report_BUAA_CST（供私人使用），基于UESTC_report_latex
02-14
《BUAA CST LaTeX 报告模板解析与应用》 LaTeX是一种基于TeX的排版系统，广泛应用于学术报告、论文、书籍等文档的编写。它以其强大的数学公式排版、高度自定义和专业级别的排版效果深受科技和工程领域的用户喜爱。...
BUAA_OOP
03-20
至于压缩包子文件“BUAA_OOP-main”，这可能包含该课程或项目的源代码文件、笔记、讲义或其他相关资源。为了深入学习和理解，我们需要查看这些文件的具体内容，如`.cpp`、`.java`或`.py`等编程语言的文件，以及可能...
北航计组实验代码（五）p6--Verilog流水线plus
12-06
北航计组实验代码p6--Verilog流水线处理器plus 支持50种指令
BUAA-P3课下(实现课下要求6条指令+J指令）
11-29
1. 文档和课下logisim只实现了7条指令，文档内包含自动生成汇编的C代码可进行测试 2. 目前已过200组数据
北航6系(计算机系)考研课件 (计算机组成原理+操作系统+计算机网络)
11-24
北航6系(计算机系)课件，包括计算机组成原理、操作系统和计算机网络三门考研专业课，适合于961计算机基础综合，复习参考价值很大。
北航计算机组成课件
09-14
北航计算机组成课件，包含MIPS-C指令集及一些实用工具
BUAAOO P5-P7 Elevator Simulation
weixin_30809173的博客
04-24 417
目录 Abstract Introduction Topic Request Elevator Analysis Reading Requests Coordinating Scheduling an...
【BUAA_CO_LAB】p5&p6碎碎念
KRyan
12-14 4627
文章目录【BUAA_CO_LAB】p5&p6碎碎念写在前面的话流水线知识流水级与命名流水级寄存器R型计算指令I型计算指令内存访写指令Branch类指令Jump指令Control Unit转发阻塞p5の完结改装p6乘除模块模仿乘除法运算延迟按字节访存课上指令之套路运算类条件跳转类条件访存类 【BUAA_CO_LAB】p5&p6碎碎念 写在前面的话 首先前面必须要附上一段致歉。其实这篇文章应该早在两三个星期之前就更出来了，但是由于期末月的到来，许多课程面临结课大作业/考试等任务，博主前段时间忙
BUAA_CO_P3 一些增强电路可拓展性的方法
weixin_62134817的博客
11-10 670
P3 一些增强电路可拓展性的方法 不知不觉就要和logisim说再见了（好兴奋好激动），趁着自己还能记得这软件怎么用，写一些使用logisim搭建单周期CPU的技巧，留作纪念。 1.狂用Tunnel 使用Tunnel可以避免混乱的连线，更好的理清各单元的输入/输出/控制信号。特别是在顶层电路中，对于某个功能单元，Tunnel就像是一个函数的输入/输出，不仅可以在添加指令时直观地显示出其中的逻辑关系，还可以突出各个功能单元模块化的特点。这样即使不断增加指令数也能获得一个较为清晰的顶层电路。下图是自己近乎
计算机课设设计cpu,BUAA_CO: 2017级北航计算机学院计算机组成原理课程设计(MIPS CPU)...
weixin_33001305的博客
07-09 482
BUAA CO北航计算机学院计算机组成原理课程设计P0 项目名称： 部件及状态机设计(Logisim)课下测试(PW): 搭建CRC校验码计算电路，ALU，正则表达式匹配课上测试 (PT): Logisim完成部件及FSM设计P1 项目名称：部件及状态机设计(Verilog-HDL)课下测试(PW): 实现splitter, ALU，格雷码计数器，合法表达式识别课上测试 (PT): Veril...
buaa计算机硬件基础期末复习
最新发布
01-07
### 关于北京航空航天大学计算机硬件基础课程期末复习资料 对于希望获取北京航空航天大学计算机硬件基础课程期末复习资料的学生来说，可以从以下几个方面着手准备： #### 复习范围与重点 学生应当重点关注核心专业课中的相关内容。特别是针对计算机硬件基础这门课程，建议深入学习数据结构、操作系统以及计算机组成原理等内容[^2]。 #### 参考历年试题 可以参考往年的期末考试题目来了解可能的考点分布情况。例如，在北航计算机组成的期末试题中，曾经涉及过关于直接映射高速缓存的问题，这类问题有助于理解内存管理机制及其优化策略[^5]。 #### 实验项目总结 由于实验操作也是该科目教学的重要组成部分之一，所以整理并回顾之前完成过的实验报告同样重要。比如利用Logisim构建单周期处理器模型或是通过Verilog实现多阶段流水线处理单元的设计等实践案例均能加深对理论知识的理解程度[^4]。 ```python # Python代码示例外观设计用于模拟简单的CPU指令执行过程 class CPU: def __init__(self): self.registers = {} def execute(self, instruction): opcode = instruction['opcode'] operands = instruction['operands'] if opcode == 'ADD': result = sum(operands) register_name = f'R{len(self.registers)}' self.registers[register_name] = result cpu_instance = CPU() instruction_example = {'opcode': 'ADD', 'operands': [1, 2]} cpu_instance.execute(instruction_example) print(cpu_instance.registers) # 输出: {'R0': 3} ``` 为了更好地掌握这些知识点，还可以尝试编写一些小型程序或脚本来辅助理解和记忆重要的概念和技术细节。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值