2022北航计算机组成原理 Project 5

已于 2023-05-17 21:25:16 修改
阅读量538 收藏 4
点赞数
文章标签： fpga开发 硬件架构
于 2023-05-16 10:02:04 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_62275188/article/details/130699235
版权

流水线CPU设计文档

目录

设计草稿及模块安排

整体模块架构

mips

D_Controller
E_Controller
M_Controller
W_Controller

Blocker

D_Controller
E_Controller
M_Controller

F_IFU
FD_REG
D_GRF
D_ext
D_cmp
D_NPC
DE_REG
E_ALU
EM_REG
M_DM
MW_REG

模块安排

mips

管脚名位数in/out功能解释
clk1in系统时钟信号
reset1in复位信号
mips模块是整个系统的主模块，其主要承担整体架构中各分模块的线路连接任务，其中对流水线D,E,M,W每一级调用模块Controller来输出控制信号并以此为依据控制转发，并调用模块Blocker处理阻塞情况。

F_IFU

管脚名位数in/out功能解释
clk1in系统时钟信号
reset1in复位信号
en1in使能信号
next_pc32in下一条执行指令地址
pc32out当前执行指令地址
instr32out当前32位指令

F_IFU即F级的取指令器，根据指令地址在指令存储器中取指令；由于流水线CPU可能存在的阻塞处理，这里使用en端实现，需阻塞则置为0，暂停更新pc值。

FD_REG

管脚名位数in/out功能解释
clk1in系统时钟信号
reset1in复位信号
flush1in刷新信号，置1则输出全0
en1in使能信号
F_pc32inF级当前执行指令的地址
F_instr32inF级当前的执行指令
D_pc32outD级当前需执行指令的地址
D_instr32outD级当前需执行的指令

FD_REG即保存前一周期F级得到的指令及状态并在本周期将其传送到D级的寄存器，其中引入flush即刷新信号也是为了服务于阻塞机制，但在目前的指令集下，其在FD_REG中无作用，将在DE_REG中介绍；需要注意的是，阻塞发生时，该寄存器的en也应置为0。

D_GRF

管脚名位数in/out功能解释
clk1in系统时钟信号
reset1in复位信号
pc32inW级指令地址
A15in读取的寄存器1编号
A25in读取的寄存器2编号
A35in需写入的寄存器编号
WD32in需写入寄存器的数据
RD132out从寄存器1读出的数据
RD232out从寄存器2读出的数据

D_GRF即D级的寄存器文件，值得注意的是其中pc、A3和WD来自W级，且可能产生冒险行为，这里采用寄存器内部转发来解决W级的回写与D级读寄存器地址冲突的情况，采用外部转发解决E,M与D级产生的数据冲突；具体操作见冲突处理一节。

D_ext

管脚名位数in/out功能解释
imm1616in16位立即数输入
extop1in扩展方式控制：0：0扩展；1：符号扩展
imm3232out扩展后的32位立即数

D_ext即安排在D级的立即数扩展模块

D_cmp

管脚名位数in/out功能解释
rs_data32in从寄存器1读出的数据（可能是转发过来的）
rt_data32in从寄存器2读出的数据（可能是转发过来的）
cmpop3in选择比较方式，对应beq、bne等指令
jump1out根据指令比较方式和比较结果决定是否跳转，跳转则置1

D_cmp即D级的比较器，为了减少判断跳转指令可能带来的流水线上的无效指令，将分支判断提前到D级，那么即使发生跳转，需要作废的指令只有F级，此时若跳转也约定F级指令不作废，即得到延时槽。

D_NPC

管脚名位数in/out功能解释
NPCop3in根据指令选择的下一条指令地址的操作选择信号
F_pc32in当前F级的指令地址
D_pc32in当前D级的指令地址
b_jump1in来自D_cmp的跳转判断信号
imm1616in16位地址偏移量
imm2626in26位伪直接寻址的指令地址
rs_data32in从寄存器1读出的数据（可能是转发过来的）
next_pc32out经判断计算得到的下一条执行指令的地址

D_NPC即D级的指令更新器，值得注意的是若处理b这一类指令满足条件应在跳转至D_pc + 4 + {{14{imm16[15]}},imm16,2'b00},而若不需要跳转则下一条指令地址为F_pc+4。值得注意的一点是若imm16 = 0则由于延时槽的存在且D_pc+4 = F_pc该跳转指令的下一条指令会被执行两次。

DE_REG

管脚名位数in/out功能解释
clk1in系统时钟信号
reset1in复位信号
flush1in刷新信号，置1则输出全0
en1in使能信号
D_pc32inD级正在执行的指令地址
D_instr32inD级正在执行的指令
D_rs_data32in从寄存器1读出的数据（可能是转发过来的）
D_rt_data32in从寄存器2读出的数据（可能是转发过来的）
D_imm3232in在D级被扩展得到的32位立即数
D_b_jump1in在D级经判断得到的b指令跳转信号
E_pc32outE级需执行的指令地址
E_instr32outE级需执行的指令
E_rs_data32out传递到E级的寄存器1数据
E_rt_data32out传递到E级的寄存器2数据
E_imm3232out传递到E级的32位立即数
E_b_jump1out传递到E级的b指令跳转信号

DE_REG即保存前一周期D级得到的指令及状态并在本周期将其传送到E级的寄存器，需要注意的是只要处于阻塞状态，该寄存器的flush置1，即在流水线中产生“气泡”，“气泡”随流水线传递，达到等待直至阻塞状态解除的目的。

E_ALU

管脚名位数in/out功能解释
A32in操作数1
B32in操作数2
ALUCtrl4inALU运算控制信号
ALUResult32out运算结果

E_ALU即安排在E级的运算单元。

EM_REG

管脚名位数in/out功能解释
clk1in系统时钟信号
reset1in复位信号
flush1in刷新信号，置1则输出全0
en1in使能信号
E_pc32inE级正在执行的指令地址
E_instr32inE级正在执行的指令
E_ALUResult32inE级ALU的运算结果
E_rt_data32inE级保存的寄存器2数据
E_imm3232inE级保存的32位立即数
E_b_jump1inE级保存的b指令跳转信号
M_pc32outM级需执行的指令地址
M_instr32outM级需执行的指令
M_ALUResult32out传递到M级的ALU的运算结果
M_rt_data32out传递到M级的寄存器2数据
M_imm3232out传递到M级的32位立即数
M_b_jump1out传递到M级的b指令跳转信号

EM_REG即保存前一周期E级得到的指令及状态并在本周期将其传送到M级的寄存器。

M_DM

管脚名位数in/out功能解释
clk1in系统时钟信号
reset1in复位信号
pc32inM级执行指令地址
MemAddr32in写/读数据存储器的地址
dataIn32in写入存储器的数据
DMop3in存储器读/写数据操作选择信号：字/半字/字节
WriteEnable1in写使能
dataOut32out从存储器中读出的数据

M_DM安排在M级的数据存储器。

MW_REG

管脚名位数in/out功能解释
clk1in系统时钟信号
reset1in复位信号
flush1in刷新信号，置1则输出全0
en1in使能信号
M_pc32inM级正在执行的指令地址
M_instr32inM级正在执行的指令
M_ALUResult32inM级保存的ALU的运算结果
M_dataOut32inM级读出的存储器数据
M_b_jump1inM级保存的b指令跳转信号
W_pc32outW级需执行的指令地址
W_instr32outW级需执行的指令
W_ALUResult32out传递到W级的ALU的运算结果
W_dataOut32out传递到W级的存储器读出数据
W_b_jump1out传递到W级的b指令跳转信号

MW_REG即保存前一周期M级得到的指令及状态并在本周期将其传送到W级的寄存器。

Controller

管脚名位数in/out功能解释
instr32in32位指令
b_jump1inb指令跳转信号
rs5out指令的21-25位，寄存器1编号
rt5out指令的16-20位，寄存器2编号
rd5out指令的11-15位，寄存器3编号
shamt5out指令的6-10位，多用于移位指令的位移量
imm1616out指令的0-15位，16位立即数
imm2626out指令的0-25位，26位立即数
ALUCtrl4outALU运算操作选择信号
ALU_Asel2outALU操作数1选择信号
ALU_Bsel2outALU操作数2选择信号
cmpop3out比较操作选择信号
extop1out位拓展操作选择信号
NPCop3out指令地址更新操作选择信号
DMop3out存储器读/写数据操作选择信号：字/半字/字节
DM_WriteEnable1out数据存储器写使能
GRF_A35out寄存器文件写数据地址
WDSel2out寄存器写入数据选择信号
load1out读取数据存储器指令识别信号
store1out写入数据存储器型指令识别信号
cal_r1out寄存器操作计算指令识别信号
cal_i1out立即数操作计算指令识别信号
branch1outb型跳转指令识别信号
j_reg1out从寄存器获取跳转地址的跳转指令识别信号
j_imm1out以立即数为跳转地址的跳转指令识别信号
j_link1out跳转并链接指令识别信号

Controller即通用控制器，在mips模块中，在D,E,M,W每一级被调用，接收在相应级所需的状态信息，达到分布式译码的目的，以但前级的指令和状态为依据，发出控制信号，操作数据通路，控制转发操作；在Blocker模块中，在D,E,M级调用，发出指令识别信号以计算 Tuse 和 Tnew ,为是否阻塞提供依据。

Blocker

管脚名位数in/out功能解释
D_instr32inD级正在执行的指令
E_instr32inE级正在执行的指令
M_instr32inM级正在执行的指令
ifBlock1out阻塞操作使能信号，需阻塞置1

Blocker即阻塞控制器，根据Controller的译码结果，计算D_Tuse_rs,D_Tuse_rt,E_Tnew,M_Tnew(由于当前指令集W_Tnew恒为0故先不作计算)，再结合寄存器读写信息使用AT模型控制输出的阻塞信号。

冲突处理

在流水线CPU中，由于多条指令同时存在于流水线上，且在同一周期内执行不同的指令操作，这可能引发由于硬件资源重叠和指令间依赖性而导致的冲突问题；当前指令集下冲突有以下2种可能：

  • 寄存器文件中的寄存器被同时读写
  • 后面指令在需要使用数据时，前面供给的数据还没有存入寄存器堆

本节主要讨论阻塞和转发处理冲突的情况判断和实现方式。

阻塞操作

阻塞，顾名思义使流水线停在某一指令，需等待某种条件解除阻塞状态。

何时阻塞
后面指令（记为B）在需要使用数据时，前面指令（记为A）供给的数据还没有产生并写入流水级寄存器，这时转发无源头 （转发的源头都是流水级寄存器存储的数据，故不能认为数据产生后可被立即转发） ，唯一的方法是让B等待，直到A在流水线某一级产生所需数据时解除，再考虑转发或直接使用。
这里采用Tuse–Tnew模型判断。

  • Tuse:某指令位于 D 级的时候，再经过多少个时钟周期就必须要使用相应的数据。
  • Tnew:位于某个流水级的某个指令，它经过多少个时钟周期可以算出结果并且存储到流水级寄存器里。

具体各指令的Tuse,Tnew参见文件夹内表格Tuse&&Tnew。

由此，可以得到结论 Tuse < Tnew 且读写地址重叠（均不为$0） 时必须进行相应阻塞操作。
当前指令集需阻塞的情况代码表示如下：

    wire E_ifBlock_rs = (E_GRF_A3 == D_rs && D_rs != 0) && (D_Tuse_rs < E_Tnew);
    wire E_ifBlock_rt = (E_GRF_A3 == D_rt && D_rt != 0) && (D_Tuse_rt < E_Tnew);
    wire M_ifBlock_rs = (M_GRF_A3 == D_rs && D_rs != 0) && (D_Tuse_rs < M_Tnew);
    wire M_ifBlock_rt = (M_GRF_A3 == D_rt && D_rt != 0) && (D_Tuse_rt < M_Tnew);

    assign ifBlock = E_ifBlock_rs | E_ifBlock_rt | M_ifBlock_rs | M_ifBlock_rt;

如何阻塞
自此，我们得到了阻塞信号ifBlock
以此为依据操作阻塞情况的数据通路：

  • 将F_IFU和FD_REG的使能信号（en）置为0，不再更新并发送新的指令信号，达到使进入流水线的指令滞留在D级的目的。
  • 将DE_REG的刷新信号（flush）置为1，使向E级发送的指令为nop，即产生“气泡”填充流水线；注意，仅需在此寄存器刷新，因为只要处于阻塞状态，该寄存器不断产生“气泡”，而这些“气泡”随时钟周期向后移动填充流水线各级。
  • 当 Tuse >= Tnew 时解除阻塞状态，使能信号置为1，刷新信号置为0，开始考虑转发，继续流水。
    具体代码实现如下：
    assign PC_en = !ifBlock;

    assign FD_REG_en = !ifBlock;
    assign DE_REG_en = 1;
    assign EM_REG_en = 1;
    assign MW_REG_en = 1;

    assign FD_REG_flush = 0;
    assign DE_REG_flush = ifBlock;
    assign EM_REG_flush = 0;
    assign MW_REG_flush = 0;

转发操作

转发，即将先进入流水线的指令产生的数据根据条件发送给后进入的指令。

何时转发
前面指令供给的数据，而后面指令在需要使用数据时，前面供给的数据已经产生且写入流水级寄存器但还没有存入寄存器堆，导致后面的指令在GRF中取不到正确的值，故当两个流水级出现读写寄存器的重叠时，（在无需阻塞或阻塞完成时）应考虑转发。

如何转发
在当前指令级下，仅存在：

  • W向D级转发（寄存器内自转发）
  • E,M向D级转发
  • M,W向E级转发
  • W向M级转发
    具体转发关系见文件夹下表格 hazard_and_relocate

具体代码实现如下：

    //寄存器内自转发
    assign RD1 = (A1==0) ? 0 : 
                 (A1==A3 && A1!=0) ? WD :
                 regFile[A1];

    assign RD2 = (A2==0) ? 0 : 
                 (A2==A3 && A2!=0) ? WD :
                 regFile[A2];

    //向D级转发
    assign D_Forward_rs_data = (D_rs == 0) ? 0 :
                               (D_rs == E_GRF_A3) ? E_WD : 
                               (D_rs == M_GRF_A3) ? M_WD :
                                D_rs_data;
    
    assign D_Forward_rt_data = (D_rt == 0) ? 0 :
                               (D_rt == E_GRF_A3) ? E_WD : 
                               (D_rt == M_GRF_A3) ? M_WD :
                                D_rt_data;

    //向E级转发
    assign E_Forward_rs_data = (E_rs == 0) ? 0 :
                               (E_rs == M_GRF_A3) ? M_WD :
                               (E_rs == W_GRF_A3) ? W_WD :
                               E_rs_data;

    assign E_Forward_rt_data = (E_rt == 0) ? 0 :
                               (E_rt == M_GRF_A3) ? M_WD :
                               (E_rt == W_GRF_A3) ? W_WD :
                               E_rt_data;

    //向M级转发
    assign M_Forward_rt_data = (M_rt == 0) ? 0 :
                               (M_rt == W_GRF_A3) ? W_WD :
                               M_rt_data;

值得注意的是，这种转发方式的正确性是由阻塞机制和转发优先级决定的。
所谓优先级即向每一级转发时，依次沿流水线检索此级的下级，满足条件即转发，若都无需转发，则采用本级读出的寄存器值，这在代码中有所体现。
但可能存在这样两个问题
1.如需要向D级转发某数据，此数据在E级产生但未写入流水级寄存器，直至下个时钟上升沿才写入EM_REG（M级），则按优先级优先转发了DE_REG（E级）保存的数据，这是否会导致错误？
答：实际上不会，由于阻塞机制的存在，当数据在E级产生但未写入流水级寄存器时，流水线被阻塞，指令停滞，此时转发的数据也起不到作用，待到下个时钟上升沿才写入EM_REG（M级），转发来自M级的数据会直接将错误值覆盖，阻塞状态解除，流水线正常执行。

2.如果转发到的寄存器在此指令期间不被读（可以不转发）将一个值存入其中会不会有影响？
答：不会，若该寄存器不被读，则其要么被写，要么不参与本指令的执行，那么对于第一种情况，该指令写入时会将原本转发的值覆盖；对于第二种情况，该寄存器在流水级中的表现实际是相当于提前被写入了（实际上写入还是要到转发的源头指令的W级）。

测试方案

综合测试
mips指令代码：

ori $a0,$0,1999 
ori $a1,$a0,111 
lui $a2,12345
lui $a3,0xffff
lui $t0,0xffff
beq $a3,$t0,eee
add $s7,$0,$a0
nop
ori $a3,$a3,0xffff
add $s0,$a0,$a1 
add $s1,$a3,$a3
add $s2,$a3,$s0
beq $s2,$s3,eee
sub $s0,$a0,$s2 
sub $s1,$a3,$a3
eee:
sub $s2,$a3,$a0
sub $s3,$s2,$s1
ori $t0,$0,0x0000
sw $a0,0($t0)
nop
sw $a1,4($t0)
sw $s0,8($t0)
sw $s1,12($t0)
sw $s2,16($t0)
sw $s5,20($t0)
lw $t1,20($t0)
lw $t7,0($t0)
lw $t6,20($t0)
sw $t6,24($t0)
lw $t5,12($t0)
jal end
ori $t0,$t0,1
ori $t1,$t1,1
ori $t2,$t2,2
beq $t0,$t2,eee
lui $t3,1111
jal out
end:
add $t0,$t0,$t7
jr $ra
out:
add $t0,$t0,$t3
ori $t2,$t0,0
beq $t0,$t2,qqq
lui $v0,10
qqq:
lui $v0,11
j www
nop
www:
lui $ra,100

机器码：

340407cf
3485006f
3c063039
3c07ffff
3c08ffff
10e80009
0004b820
00000000
34e7ffff
00858020
00e78820
00f09020
12530002
00928022
00e78822
00e49022
02519822
34080000
ad040000
00000000
ad050004
ad100008
ad11000c
ad120010
ad150014
8d090014
8d0f0000
8d0e0014
ad0e0018
8d0d000c
0c000c25
35080001
35290001
354a0002
110affec
3c0b0457
0c000c27
010f4020
03e00008
010b4020
350a0000
110a0001
3c02000a
3c02000b
08000c2e
00000000
3c1f0064

思考题解答

1、我们使用提前分支判断的方法尽早产生结果来减少因不确定而带来的开销，但实际上这种方法并非总能提高效率，请从流水线冒险的角度思考其原因并给出一个指令序列的例子。
答：
以beq指令为例，我们为了减少不确定带来的开销将比较操作提前到了D级，这直接导致beq指令的D_Tuse_rt和D_Tuse_rs为0，又因为Tuse < Tnew 时需阻塞流水线，则beq指令被阻塞的概率较大（阻塞情况参加表格hazard_and_relocate），可能会在效率方面与提前判断分支带来的提升抵消，甚至降低效率。
示例如下：

    beq $t1, $t2, tag1
    add $t1, $s1, $s2   // lw $t1, 0($s1)
    ...
    tag1:
    ...

2、因为延迟槽的存在，对于 jal 等需要将指令地址写入寄存器的指令，要写回 PC + 8，请思考为什么这样设计？
答：
因为存在延时槽，在跳转指令执行之后，下一条指令（地址为pc + 4）执行，执行完毕后再跳转至目标指令，故若需返回时，应返回 pc + 8 ，否则位于 pc + 4 的指令又会被执行一次，则会产生错误。

3、我们要求大家所有转发数据都来源于流水寄存器而不能是功能部件（如 DM 、 ALU ），请思考为什么？
答：
如果从功能部件转发，那么某一级的执行总延迟就会增加，从而影响整条流水线的时序设计，不得不延长时钟周期，总效率反而降低，得不偿失。

4、我们为什么要使用 GPR 内部转发？该如何实现？
答：
主要是为了处理W级和D级可能产生的寄存器重叠的冲突而进行的转发；实现方式即直接将WD端口的输入赋值到相应输出端口。
代码实现如下：

    assign RD1 = (A1==0) ? 0 : 
                 (A1==A3 && A1!=0) ? WD :   //内部转发
                 regFile[A1];

    assign RD2 = (A2==0) ? 0 : 
                 (A2==A3 && A2!=0) ? WD :   //内部转发
                 regFile[A2];

5、我们转发时数据的需求者和供给者可能来源于哪些位置？共有哪些转发数据通路？
答：
参见冲突处理一节的转发操作和表格hazard_and_relocate。

6、在课上测试时，我们需要你现场实现新的指令，对于这些新的指令，你可能需要在原有的数据通路上做哪些扩展或修改？提示：你可以对指令进行分类，思考每一类指令可能修改或扩展哪些位置。
答：
扩展指令的思路：

  • 在defination中添加指令的识别和控制信号的宏定义。
  • 明确扩展指令的所属类型，在Controller中添加该指令的识别操作，并将该指令归类（load,store…），并以此为依据修改（或增添）控制信号的选择逻辑。
  • 根据扩展指令需执行的操作在各个操作模块中添加相应的操作（和控制指令）。
  • 若扩展指令存在跨级的操作，还要添加相应的流水级寄存器中添加传递的数据和控制信号。
  • 最后考虑阻塞和转发信号的修改。

寄存器计算指令(cal_r)：

  • 在defination中添加指令的识别和控制信号的宏定义。
  • 在Controller中添加相应的识别和控制操作（主要有ALU的运算选择信号，ALU的操作数选择信号，GRF的写入选择信号）。
  • 根据在Controller中新增的信号索引到流水级的各个模块（ALU、GRF）进行操作和控制信号的添加。
  • 与add等指令形制相同则阻塞转发一般无需修改。

立即数运算指令(cal_i):

  • 在defination中添加指令的识别和控制信号的宏定义。
  • 在Controller中添加相应的识别和控制操作（主要有ext的立即数扩展信号，ALU的运算选择信号，ALU的操作数选择信号，GRF的写入选择信号）。
  • 根据在Controller中新增的信号索引到流水级的各个模块（ext、ALU、GRF）进行操作和控制信号的添加。
  • 与ori指令形制相同则阻塞转发一般无需修改。

写数据存储器指令(store):

  • 在defination中添加指令的识别和控制信号的宏定义。
  • 在Controller中添加相应的识别和控制操作（主要有DM的读写模式信号）。
  • 修改DM模块的读写操作。
  • 与sw指令形制相同则阻塞转发一般无需修改。

读数据存储器指令(load):

  • 在defination中添加指令的识别和控制信号的宏定义。
  • 在Controller中添加相应的识别和控制操作（主要有DM的读写模式信号，GRF的写入数据选择和写入地址选择信号）。
  • 修改DM模块的读写操作。
  • 与lw指令形制相同则阻塞转发一般无需修改。

j类型跳转指令（j_imm,j_reg,j_link）:

  • 在defination中添加指令的识别和控制信号的宏定义。
  • 在Controller中添加相应的识别和控制操作（主要有NPC的指令地址更新信号，GRF的写入数据选择和写入地址选择信号）。
  • 增添NPC模块的地址更新操作和GRF模块的写入操作。
  • 阻塞转发一般无需修改。（注意j_reg的Tuse_rs = 0）

b类型跳转指令（branch）

  • 在defination中添加指令的识别和控制信号的宏定义。
  • 在Controller中添加相应的识别和控制操作（主要有cmp的比较选择操作，NPC的指令地址更新选择操作）。
  • 在cmp模块中添加比较操作，NPC模块中添加指令地址更新操作。
  • 阻塞转发一般无需修改。（注意branch的Tuse_rs = Tuse_rt = 0）

7、简要描述你的译码器架构，并思考该架构的优势以及不足。
答：
我采用的分布式译码的控制信号驱动型：

分布式译码：每一级都部署一个控制器，负责译出当前级所需控制信号。这种方法较为灵活，“现译现用”有效降低了流水级间传递的信号量，但是需要实例化多个控制器，增加了后续流水级的逻辑复杂度。

控制信号驱动型：为每个指令定义一个 wire 型变量，使用或运算描述组合逻辑，对每个控制信号进行单独处理。这种方法在指令数量较多时适用，且代码量易于压缩，缺陷是如错添或漏添了某条指令，很难锁定出现错误的位置。

北航计算机组成Project5
12-21
北航计算机组成课Project5资源。包含：全套流水线cpu源代码，数据通路设计和暂停转发分析excel表，和覆盖所有冲突情况的Mips汇编强测代码。
北航计算机组成实验课,北航计算机组成实验Project5
weixin_29209825的博客
07-17 520
【实例简介】Project5 VerilogHDL开发多周期处理器开发实验报告适合于北航计算机系的学生1.处理器应 MIPS-Lite3 指令集。a)MIPS-Lite4＝{MIPS-Lite3，lb，lbu，lh，lhu，sb，sh，slti }。b) MIPS-Lite3＝{MIPS-Lite2，addi，addiu， slt，j，jal，jr}。c)MIPS-Lite2 指令集：addu，s...
ARM CPU 设计(1)--单周期处理器
dataiyangnishuo的博客
04-15 1431
本文实现参考Sarah L Harris的《数字设计和计算机体系结构》，首先实现一个单周期的处理器。 处理器结构如下图所示， 设计顶层代码如下， `timescale 1ns / 1ps module SingleCycleCPU( input CLK, input RESET ); wire [31:0] PC ; wire [31:0] PC_Plus8 ; wire PCSrc ; wire [31:0] instr ; wire [3:0] RA1.
【单周期CPU】LoongArch | 立即数扩展模块Ext | 32位算术逻辑运算单元（ALU）
m0_66307842的博客
06-25 3788
【单周期CPU】LoongArch | 立即数扩展模块Ext | 32位算术逻辑运算单元（ALU）
BUAA(2021秋)计算机硬件基础（软件学院计组）P4——用Logisim实现流水线CPU(含测试数据供自测)
zhouEnshen的博客
11-26 8408
计算机硬件基础（软件学院计组）P4——用Logisim实现流水线CPU 目录计算机硬件基础（软件学院计组）P4——用Logisim实现流水线CPU实验内容实验要求提交要求题解前言及其预备知识（请务必阅读）流水线概述理想流水线CPU理想流水线测试（==极弱数据测试==）流水线搭建（无冒险转发机制）1.IF端PCNPC2.ID端F_D_RegSplitter：ExtcontrollerGRF3.EX端D_E_RegALU4.MEM端EM_RegDM5. WB段M_W_Reg流水线冒险与AT法介绍流水线冒险结构冒
北航计算机组成原理project
10-03
北航计算机组成原理project是指北航计算机学院计算机组成原理课程的项目。该项目是关于MIPS MARS的获取与使用的课程设计。MIPS是一种用于MIPS体系结构CPU的汇编语言，它的指令结构比较简单，所有指令都可以翻译成32...
Project6 VerilogHDL开发多周期处理器.pdf
07-03
Project6 VerilogHDL开发多周期处理器" 表明这是一个在北航（北京航空航天大学）进行的计算机组成原理课程的实验项目。计算机组成原理是计算机科学的重要基础课程，涵盖了计算机硬件的基本结构和工作原理。Project6...
计组P7代码
11-24
这个实验可能来自北京航空航天大学（北航）的教学大纲，因此标签为“北航计组”。 首先，我们来理解数据流程。数据流程图是一种表示计算机内部数据处理过程的图形工具，它描绘了数据在各个硬件组件之间如何流动。在...
北航计组P1-Verilog简单部件与状态机
12-31
计算机组成原理是IT领域的核心课程之一，而Verilog是一种硬件描述语言（HDL），用于设计数字系统的逻辑。在这个“北航计组P1-Verilog简单部件与状态机”项目中，我们将深入探讨如何使用Verilog来实现几种关键的数字...
2022北航计算机组成原理 Project 7
weixin_62275188的博客
05-16 1024
流水线 CPU (支持异常处理)
Ic工程师的自我修养-RAM的读写冲突处理
weixin_45985643的博客
03-04 4371
写在开头的话 因为已经复工的原因，已经怠惰了一周的时间没有进行博客的更新，（我才不会告诉你我休息的时间被我用来追英剧了????），所以今天重点写一些RAM使用的干货来弥补一下。可以这么说，只要你的设计中使用了RAM，那么RAM的冲突处理就是必须要考虑的问题。 在设计芯片的过程中，RAM的使用也是尤为重要的，RAM的合理使用会影响到整片芯片的功耗，而使用RAM进行存储因为不同工艺库的原因，无论是功耗，位宽...
深入代码优化 (一) 使用分支预测技术
天寒寒的博客
11-01 2190
简介 条件分支是指后续具有两路可执行分支。不跳转分支(not-taken branch)，至接下来会顺序执行紧挨着JMP的指令。跳转分支(taken branch)，通过JMP跳转到另外一块内存去执行那里的指令。 是否执行条件跳转，只有在该分支指令在流水线中通过了执行阶段(execution stage)才能确定下来。 如果没有分支预测技术，处理器将会等待分支指令通过了指令流水线的执行阶段，才把下一条指令送入流水线的第一个阶段—取指阶段（fetch stage）。这就会引起流水线停顿（pipeline
P5 用verilog描述流水线CPU的学习笔记和总结
weixin_51287862的博客
12-09 2490
verilog惯例：记得给reg型变量（计数器等）初始化和清零哦！ 1 从单周期到流水线 1.1 单周期和流水线的区别 不难发现，单周期CPU在任何一个时间点都只有一条指令在运行。当上一条指令完成了取指令、取操作数和译码、执行、访存、回写等步骤之后，下一条指令才会开始运行。而流水线CPU为了加快指令运行效率，在同一个时间点会有若干条指令在运行。 所以，我们不难发现，因为同时有若干条指令在运行，所以模块的输出信息（比如GRF的输出可能是这几条指令中某一条的）无法保存，就会乱套。所以我们将一
北航2021届计组 -- 流水线CPU
living_frontier的博客
11-25 7253
北航2021届计组流水线CPU设计 文章目录北航2021届计组流水线CPU设计一、设计想法1.1 我的CPU的整体架构1.2 从单周期到流水线1.2.1 修改原单周期CPU1.2.2 流水线寄存器1.2.3 加入阻塞刷新功能1.2.4 加入转发功能1.3 思考流水线CPU的一个角度1.4 对译码方式的讨论1.4.1 集中式译码1.4.2 分布式译码1.4.3 我的尝试1.4.4 郭哥的设计1.5 加一条指令需要考虑什么？二、理论2.1 延迟槽2.2 A和T的构造2.3 阻塞和刷新2.4 转发2.4.1 转发
“非常简单CPU”的寄存器和内部组织结构如下：
weixin_44001521的博客
12-14 955
分析计算题 1、“非常简单CPU”的寄存器和内部组织结构如下：存储空间为64B,程序员可访问的寄存器AC,另有工作用的6位地址寄存器AR、6位程序计数器PC、8位数据寄存器DR、2位指令寄存器IR。 指令集结构如下： 地址寄存器(AR)是用来保存当前CPU所要访问的内存单元或I/O设备的地址 内存资料寄存器（Memory Data Register，MDR），又称数据寄存器、缓冲寄存器，是计算...
[汇编语言]寄存器(内部访问)
Protein_zmm的博客
08-27 950
汇编语言寄存器相关知识总结
七、内存、寄存器数据的传送
墨痕诉清风的博客
12-24 3069
1. 从内存中取数据存放到寄存器中 2. 从寄存器中取数据存放到内存中   寄存器是CPU里的东西,内存是挂在CPU外面的数据总线上的,访问内存时要在CPU的寄存器填上地址,再执行相应的汇编指令,这时CPU会在数据总线上生成读取或写入内存数据的时钟信号,最终内存的内容会被CPU寄存器的内容更新(写入)或被读入CPU的寄存器(读取) 不只是PC上的CPU,所有的嵌入式CPU,单片机都一个样...
FPGA实现复杂状态机的跳转-判断标准数据帧
sunsheets的博客
11-06 575
FPGA实现较复杂的状态跳转，根据不同的情况设计判断条件。判断的条件的选取，要选清楚，比如本模块中，ROM在写入的过程中，以addr作为判断条件；在进行后面的判断连续几帧时使用正确帧的数目作为判断条件。
优化时钟网络之时钟抖动
最新发布
qq_40894989的博客
11-07 692
时钟抖动就是时钟周期之间出现的偏差。比如一个时钟周期为10ns的时钟，理想情况下，其上升沿会出现在0ns，10ns，20ns···时刻，假设某个上升沿出现的时刻为30ns，那么下一个上升沿出现的时刻应该为40ns。但是实际上下一个上升沿出现的时刻可能是40.1ns或39.9ns。那么这个0.1ns的偏差就称为时钟抖动。如下图所示：时钟抖动是在时钟发生器内部产生的，和晶振或MMCM/PLL内部电路有关，布线对其没有影响。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Vanthon

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值