华农FPGA实验_实验八 基于硬件数字技术消除电路干扰信号的设计

一 实验目的

1、熟悉利用Quartus II 9.0 软件开发数字电路的基本流程以及熟悉Quartus II软件的操作。

2、了解使用VHDL语言和原理图设计进行HDL描述的实现方法。

3、了解消抖电路的原理和实现方案。

4、掌握硬件数字技术去干扰和排除毛刺的基本设计思路，软件环境参数配置，时序仿真，管脚分配，并且利用JTAG接口进行下载的常规设计流程。

5、掌握使用SIGNALTAP II进行硬件采样的具体过程。

二 实验前的准备

1、将红色的MODUL_SEL拨码开关组合的1、2、8拨上，3、4、5、6、7拨下，使数码管显示当前模式为：C1。

2、检查JTAG TO USB转换接口和USB连接线的连接，并且将JTAG线连接到核心板上的JTAG接口（核心板的第二个十针的插口）处。

三 实验要求

掌握锁相环PLL的宏功能调用程序，掌握基于延时方式、逻辑方式和定时方式消除干扰信号的设计方案。

四 实验内容

（一）延时方式去毛刺的电路设计

1、利用触发器生成去毛刺的延时电路，采用单触发器和双触发器形成不同设计方案，完成VHDL原理图设计。

2、将延时方式的电路设计与计数器输出端连接，观察计数器功能和输出毛刺被消除的现象，与原毛刺波形相对比。在实验报告中完成时序仿真波形和硬件信号采集数据图形与不加去干扰电路电路的波形图的对比。

（二）逻辑方式去毛刺的电路设计

1、利用触发器和4输入与门生成去毛刺的逻辑电路，完成VHDL原理图设计。

2、将逻辑方式的电路设计与计数器输出端连接，观察计数器功能和输出毛刺被消除的现象，与毛刺波形相对比。在实验报告中完成时序仿真波形和硬件信号采集数据图形与不加去干扰电路电路的波形图的对比。

3、将逻辑方式去毛刺的电路设计与计数器的输入端连接，然后将实验箱上的按键F1与逻辑方式去毛刺的电路输入端连接。组成由按键F1作为计数输入的计数电路。在实验报告中说明逻辑方式去毛刺电路设计方案的详细效果，可附时序仿真波形和硬件信号采集数据图。

（三）定时方式去毛刺的电路设计

1、利用两个计数器对输入信号的高电平和低电平的持续时间进行计数。当高电平的计数时间大于某值，则判定遇到正常信号，输出1；当低电平的计数时间大于某值，则输出0。

2、高脉冲计数大于12，输出1；低脉冲计数大于7，输出0。

3、将定时方式的电路设计与计数器输出端连接，观察计数器功能和输出毛刺被消除的现象，与毛刺波形相对比。在实验报告中完成时序仿真波形和硬件信号采集数据图形与不加去干扰电路电路的波形图的对比。

4、将定时方式去毛刺的电路设计与计数器的输入端连接，然后将实验箱上的按键F1与逻辑方式去毛刺的电路输入端连接。组成由按键F1作为计数输入的计数电路。在实验报告中说明定时方式去毛刺电路设计方案的详细效果，可附时序仿真波形和硬件信号采集数据图。

四．电路设计、仿真与硬件测试分析

（1）基于硬件数字技术消除电路干扰信号的VHDL原理图设计

a.延时方式去毛刺电路的VHDL设计

单触发延时方式去除毛刺的设计图

双触发延时方式去除毛刺的设计图

b.逻辑方式去毛刺的电路

逻辑方式去毛刺的电路原理图

c.定时方式去毛刺的电路

定时方式去毛刺的电路的VHDL设计图

（2）基于硬件数字技术消除电路干扰信号的设计RTL图

a.利用触发形式去毛刺RTL

单触发形式的延时去毛刺RTL图

双触发形式的延时去毛刺RTL图

原理分析：原理就是用一个或者两个D触发器去读带毛刺的信号，利用 D 触发器对输入信号的毛刺不敏感的特点，去除信号中的毛刺。

b.利用逻辑方式去毛刺RTL图

逻辑方式去毛刺的电路RTL图

原理分析：去毛刺原理就是用一个寄存器去读带毛刺的信号，利用寄存器对输入信号的毛刺不敏感的特点（寄存器一般只在时钟跳变沿对输入信号敏感），去除信号中的毛刺。

c.利用定时形式去毛刺RTL

定时方式去毛刺的电路RTL图

原理分析：利用定时形式过滤毛刺的常见方法是使用定时器或者计数器。

定时器在此处过滤毛刺的方法是由于定时器是一种能够产生经过预设时间间隔后输出特定信号的电路。在过滤毛刺的电路中，定时器可以设置为一个适当的时间延迟，以忽略短时的干扰信号。当输入信号的脉冲宽度小于设定的延时时间时，定时器不会响应这个短时的毛刺信号，从而实现了过滤作用。

计数器在此处过滤毛刺的方法是由于计数器是一种能够根据输入信号的频率进行计数，并且当计数达到设定的阈值时产生输出信号的电路。在过滤毛刺的电路中，计数器可以设置为一个适当的阈值，只有在输入信号的频率达到一定水平时才会产生输出，从而过滤掉低频或干扰信号。

（3）时序仿真结果与分析

a.触发形式去毛刺时序仿真结果

单触发形式的延时去毛刺时序仿真结果图

双触发形式的延时去毛刺时序仿真结果图

分析：从结果来看，同样输入为input信号的情况下，没有单稳态或者双稳态触发电路过滤，ouput信号将出现毛刺，使得输出结果变得粗糙。但是观察添加了单稳态或者双稳态触发电路过滤时的输出仿真结果可知，此时输出信号没有毛刺，而且相比原信号也有一定的延时。说明单触发或双触发形式去除毛刺的设计是成功的。

b.逻辑方式去毛刺电路仿真结果

逻辑方式去毛刺的电路仿真结果图

分析：从结果来看，同样输入为input信号的情况下，没有逻辑方式去毛刺电路的过滤作用，ouput信号将出现毛刺，使得输出结果变得粗糙。但是观察添加了逻辑方式去毛刺的过滤电路的输出仿真结果可知，虽然输出信号的高电平时间输出变短了，但是此时输出信号LOGIC_OUTPUT没有毛刺。说明逻辑方式去除毛刺的设计是成功的。

c.定时方式去毛刺电路仿真结果

定时方式去毛刺的电路仿真结果图

分析：从结果来看，同样输入为input信号的情况下，没有定时方式去毛刺的电路的过滤作用，ouput信号将出现毛刺，使得输出结果变得粗糙。但是观察添加了定时方式去毛刺的电路过滤后的输出仿真结果可知，此时输出信号K_OUT没有毛刺，说明逻辑方式去除毛刺的设计是成功的。