计组之总线

总线概述

总线：连接多个部件（模块）的信息传输线，是各部件共享的传输介质。

特点：

• 分时：同一时刻只允许一个部件向总线发送信息
• 共享：多个部件可以同时从总线接收相同的信息

分类

系统总线：各功能部件（CPU、主存、I/O接口）相互连接的总线

• 地址总线由CPU单向输出的多根信号线组成，CPU指出需要访问的数据在主存的地址、I/O设备的地址，与存储单元的个数有关
• 数据总线由双向的多根信号线组成，CPU可以沿着这些线从主存或外设读入数据或发送数据；
• 控制总线总体上双向传输控制信息，包括控制命令和反馈信号等。

主存通过总线的类型识别信息是数据还是地址
32K X 16位：地址线32K=15根，数据线16根
PC和MAR与地址总线位数相同；ACC、MQ、ALU、X、IR、MDR与数据总线位数相同

片内总线：CPU芯片内部ALU与寄存器、寄存器与寄存器的公共连接线
I/O总线：连接低速的I/O设备，将低速设备与高速总线分离
通信总线（外部总线）：计算机系统之间、计算机状态与其他系统（远程通信设备、测试设备）

结构

DMA总线：直接内存访问总线，在内存和高速外设之间直接传送数据，DMA总线与主存总线不能同时对主存进行存取

计算机使用总线结构便于增减外设，同时减少信息传输线的条数。但相对于专线结构，其实际上也降低了信息传输的并行性及信息的传输速度

总线控制

总线判优控制

集中控制优先权仲裁方式：

• 链式查询：对电路故障敏感
• 计数器定时查询
• 独立请求查询：若N个设备，则N个总线请求信号和N个总线响应信号
  

总线通信控制

总线周期：

• 申请分配阶段：由需要使用总线的主模块（主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授予某申请者；
• 寻址阶段：取得了使用权的主模通过总线发出本次打算访问的从模块（或从设备）的存储地址或设地址及有关命令，启动参与本次传输的从模块；
• 传数阶段：主模块和从模块进行数据交换，数据由源模块发出，经数据总线流入目的模块；
• 结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。

通信方式：

• 同步通信：统一的时钟周期，各部件的存取时间相近
• 异步通信：不互锁、半互锁、全互锁
  
• 半同步通信：
  保留同步信息特点： 发送方用系统时钟前沿发信号，接收方用系统时钟后沿判断、识别
  保留异步通信特点： 允许不同速度的模块和谐工作，增加一条”等待“响应信号（WAIT）
• 分离式通信
  都是主设备，充分发挥总线的有效占用

总线事务和定时

总线事务：从请求总线到完成总线使用的操作序列

• 请求阶段
• 仲裁阶段
• 寻址阶段
• 传输阶段
• 释放阶段

传输方式

• 突发（猝发）传输是连续成组的传送，直到一组数据全部传送完毕再释放总线
• 并行传输是在传输中有多个数据位同时在设备之间进行的传输
• 串行传输是数据的二进制代码在一条物理信道上以位为单位，按时间顺序逐位传输
• 同步传输是指传输过程由统一的时钟控制。

总线定时：总线在双方交换数据的过程中需要时间上配合关系的控制，实质是一种协议

• 同步定时方式：统一的时钟周期，各部件的存取时间相近
• 异步定时方式：不互锁、半互锁、全互锁
  （与通信控制部分内容重合）