对”11010110“这一个数进行序列检测,最少需要多个触发器?
1.状态机 log(8) = 3
2.移位寄存器 8位,移位寄存器方式,最简单最方便,序列N位,就使用N位的移位寄存器,即用N个触发器。如果想要节省资源,就需要对序列进行化简,看最少使用多少个触发器能够正确输出整个序列。
1101011-1010110-0101101-1011011-0110110-1101101-1011010-0110101
我看了很多帖子说这样子可以优化至7个寄存器
那么对于1001的检测 10-00-01-11
是否可以优化到2个寄存器呢,请问优化后的verilog应该是怎么样的