HDLBits学习：Exams/2014 q3c

启航起航

于 2024-07-29 22:17:51 发布

阅读量126

点赞数 2

文章标签：学习 fpga开发

本文链接：https://blog.csdn.net/weixin_66492206/article/details/140782557

版权

Given the state-assigned table shown below, implement the logic functions Y[0] and z.

在这里插入图片描述

AI翻译：

给定如下所示的状态分配表，实现逻辑函数 Y[0] 和 z。

分析：此处的小写的y是作为输入的状态，大写Y作为输出的状态（不要混淆）

实现代码：

module top_module (
    input clk,
    input [2:0] y,
    input x,
    output reg Y0,
    output z
);
//状态空间
parameter Y_0 = 3'b000;
parameter Y_1 = 3'b001;
parameter Y_2 = 3'b010;
parameter Y_3 = 3'b011;
parameter Y_4 = 3'b100;
//状态输出
always @(*) begin
case(y)
Y_0:Y0<=x;
Y_1:Y0<=~x;
Y_2:Y0<=x;
Y_3:Y0<=~x;
Y_4:Y0<=~x;
default:Y0<=Y0;
    endcase 
end
//输出
assign z=(y==3'b011)|(y==3'b100);
endmodule