- 博客(16)
- 收藏
- 关注
RSS订阅转载 究竟覆铜是“利大于弊”还是“弊大于利”？
所谓覆铜，就是将PCB上闲置的空间作为基准面，然后用固体铜填充，这些铜区又称为灌铜。覆铜的意义在于，减小地线阻抗，提高抗干扰能力；降低压降，提高电源效率；与地线相连，还可以减小环路面积。也出于让PCB焊接时尽可能不变形的目的，大部分PCB生产厂家也会要求PCB设计者在PCB的空旷区域填充铜皮或者网格状的地线，覆铜如果处理的不当，那将得不偿失，究竟覆铜是“利大于弊”还是“弊大于利”？大家都知道在高频情况下，印刷电路板上的布线的分布电容会起作用，当长度大于噪声频率相应波长的1/20时，就会产生天线。
2024-05-14 10:08:02
22
1
转载 高速板材与高频板材
随着5G通讯的发展与建设，电子设备行业对高频板材与高速板材的需求日益俱增。因使用环境的不同高频板材与高速板材既有很多共同的特点又存在一些差异。本文结合高频高速板材的使用环境以及板材树脂体系阐述了高频板材与高速板材的各自特点，并对高频板材和高速板材未来的发展做出展望。
2024-05-09 18:28:27
81
转载 PCB拼板方式
V-CUT是事先在PCB的特定位置用转盘刀具切割好分割线，是PCBA分板的一种方式。因其切割后的外型看起来就像个应为的【V】字型。V-CUT目的是方便SMT电路板组装后分板（De-panel）。V-CUT也有很多的使用限制需要我们注意。
2024-05-09 11:07:48
883
转载 PRBS码
prbsN中的N其实是一个阶数，它是影响prbs码型一个循环的位数的主要因素，因为根据异或的运算，不同阶数的码型无论如何都是全部排列一次，N就刚好代表了参与运算的码型的长度（当然，也有网友提到seed也会影响码型，的确，seed会决定了初始的码型）。不同的码型在我们的测试应用中更有讲究，很多不同的信号协议都要求使用某种阶数的prbs码型进行测试，例如像很多10G以下的串行信号，协议规范要求测试的码型为prbs7，这方面在本文就不详细展开说了，有兴趣可以翻阅下相关协议，里面就能得到关于测试码型的信息。
2024-05-08 18:01:53
38
转载 眼图学习--眼图学习分析II
然后，一旦我们能获得0时刻的fVB，我们就能求出我们需要的PDF，但是，我们往往可能只能获得N时刻的fVB（对应此时测量得到的信号，XX时刻的fVB这种说法很不准确，但是先这么说吧，俺后面要去补一下概率论的内容再回来修改-_-）。我们希望通过边沿信号叠加的方式求出接收端信号的PDF，但是边沿和pulse存在区别，他们是相关的（在pulse-based的方法中，有一个推导假设：信号输入未经过编码，不相关），因此需要引入一个中间随机变量、conditional PDF来解决这个问题。本文接上文：眼图分析学习。
2024-05-08 16:08:05
23
转载 眼图学习--眼图分析学习I
引用一句考研人常说的话，“我不得不考虑，这会不会是我此生最后的机会”聊以自勉关于眼图分析的学习这里不打保票一定能看完就自己一定会，因为可能有一些我当作前提的知识储备（并且在下文中未提及）对读者来说是未知的，但是，看完以后，大概率可以掌握一些操作的（坚决和水文划清界限，每次看到水文都觉得这不是欺负老实人吗-_-）
2024-05-08 15:57:24
136
转载 PRBS码是什么？PRBS生成原理介绍
从本期开始，我们将介绍下关于码型的一些东西。而PRBS 的码流在很大程度上具有这种“随机数据”的特性，“0”和“1”随机出现，这种码流的频谱特征和白噪声非常接近，所谓“白噪声”就是在一个比较宽的频域里功率密度谱均匀分布，也就是所有的频率都具有相同的能量，因此该码型能够模拟各种不同频率数据组成的情况，使测试更符合真实的情况。做过测试的朋友们都应该特别熟悉，就是使用PRBS这种伪随机码进行高速串行通道的测试，主要是测试误码率的情况，例如我们常用的一些协议，PCIE，USB，以太网或者下图的光模块的测试等等……
2024-05-07 10:48:59
226
转载 一文弄懂电脑USB、HDMI、DP各种接口及速度
2017年11月，带宽提升至48Gbit/s，支持8K，7680×4320、60Hz，或者4K@120Hz，最高支持10K（10240×4320）分辨率，同时，对设备以及通信线材要求更高。2016年3月，发布DP 1.4，基于DP 1.3规范改进，带宽不变，但引入了显示压缩流技术，支持8K60Hz，或4K120Hz，同时音频提升到32声道1536 KHz采样率。2006年5月，正式发布DP 1.0，带宽10.8Gbps，理论支持2K视频传输，传输线限长2米，目前已停用。可以说，这是我的第一次！
2024-04-30 13:13:48
457
转载 PCIe扫盲——PCIe卡Spec（CEM）导读
PCIe卡的REFCLK是一种类LVDS信号（即Low Voltage Swing，Differential Clocks），其单端摆幅为0~0.7V，时钟频率为100MHz，精度为±300ppm。由于PCIe是一种高速串行总线，因此其链路上的信号线基本上采用的都是交流耦合（AC Coupling），也就是在传输线上加上一个电容，以过滤掉直流和低频信号。连接器与PCIe卡外形；前面的文章介绍过，PCIe总线除了有Base Spec，还有关于PCIe卡的Spec（又称为CEM Spec，全称为PCI。
2024-04-24 14:02:22
276
转载 Stub的理解
大家都知道不连续会造成传输线的信号反射，但是信号反射却不仅仅只是由阻抗不连续造成的，其实很多PCB走线不规范的设计也会引起传输线信号的反射。信号互连中的分支举个很简单的例子，有的工程师在设计PCB 布线过程中，总会不小心多出一些布线线头，如下图1所示，还有一些硬件工程师为了一些兼容设计，也会出现潜在一些开路的线头的风险，当然有经验的硬件和Layout工程师是基本上不会犯这种错误的。
2024-04-17 13:44:56
545
1
转载 包地与串扰
工程界常常使用保护地线进行隔离，来抑制信号间的相互干扰。的确，保护地线有时能够提高信号间的隔离度，但是保护地线并不是总是有效的，有时甚至反而会使干扰更加恶化。使用保护地线必须根据实际情况仔细分析，并认真处理。保护地线是指在两个信号线之间插入一根网络为GND的走线，用于将两个信号隔离开，地线两端打GND过孔和GND平面相连，如图所示。有时敏感信号的两侧都放置保护地线。要想加入保护地线，首先必须把两个信号线的间距拉开到足以容纳一根保护地线的空间，由于拉开了信号线的间距，即使不插入保护地线，也会减小串扰。
2024-04-17 11:13:01
33
1
转载 寄生电感怎么来的？
一段引线和过孔等，它们只是构成回路的一部分，然后我们却能通过公式计算出来它们的电感值，说明引线和过孔的电感是固定的，它与回路的其它部分没有关系。当导线电流变化时，这个磁场也会变化，变化的磁场会产生电场，这个电场将阻碍电流的变化，而阻碍电流变化的这种能力，就可以理解为电感，因为导线是回路的一部分，所以这部分电感称之为局部电感。首先，要解决上面的问题，咱们必须得认真对待下电感的定义是什么这个问题了，这里要区别下我们用的电感这一元器件，我们想说的是电感的广义定义，不仅仅是刻意做出的器件，还包括无意中形成的电感。
2024-04-17 10:43:24
24
1
转载 为啥走线短不用做阻抗匹配？
这是因为我们实验的前提是源端是阻抗匹配好的，反射系数为0，所以信号经过驱动内阻与阻抗匹配到传输线上，幅度就变成原来一半了，而我们图中的初始激励是已经降低之后的，是在传输线上的。根据前面2个例子，我们就能回答前面提出的问题：信号上升沿小于6倍的传输线长度对应的时延，就要看作是高速信号，需要做阻抗匹配了，这个是怎么来的呢？实际我们测量的源端和终端的波形一致，都是叠加的，从图上也可以看出，源端和终端的叠加波形基本一致，只是有一定的时延。因为A1和A2为实数，所以的波形形状实际是在z处的镜像，只是幅值不同。
2024-04-17 10:15:56
16
1
转载 两层板如何做阻抗控制呢？
注意，上图是需要控50Ω单端地址线走线，不是差分线，可以看到，其走线并没有2面都包地，只是包了一面，这应该是因为地址线太多，没法两面都包地，实际阻抗模型在SI9000里面也没有找到，所以并不清楚阻抗到底是多少，也不知道该如何计算。关于这个问题，我思考了一下，主要原因还是因为2层板共面阻抗做50Ω要求的线宽很宽，达到20多mil，这个是没法拉线的，因此只能放开阻抗要求，允许一定的信号反射的。需要注意，可以看到，单端50Ω阻抗线宽为23mil，这么宽的线几乎是无法接受的，那么如何处理需要50Ω阻抗的信号线呢？
2024-04-17 09:57:31
442
1
转载 通俗解释一下导线的寄生电感和寄生电容
本质是电感，具备电感特征，满足。根据电磁感应定律，穿过线圈的发生变化时，线圈中会产生感应电势。因此，电感越大，在磁通量变化时，产生的就越强。寄生电感是指这个电感不是设计时故意设计出来的，是附加在某些东西上产生的。。但不同特性的所携带的寄生电感是不同的。比如肯定比线圈型导线的寄生电感要小。举个例子，在电源系统PCB布线中，每一条布线都会携带一定的寄生电感，一般尽量减小关键换流回路的寄生电感，这是因为，当换流回路发生电流变化时，寄生电感上产生的感应电压容易损坏元器件。
2024-04-16 18:08:29
2483
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人