按键消抖补充

于 2023-07-27 19:25:06 发布
阅读量93 收藏
点赞数
分类专栏： FPGA学习 文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_67803687/article/details/131967009
版权

文章目录

1.补充方法原理

  • 原理：仍然是采用延时方法

  • 时序图如下
    在这里插入图片描述

  • 该时序图实现的是一位按键的情况。在使用消抖后按键信号的时候，可以在顶层调用消抖模块多次；也可以写多位按键消抖情况

2.补充方法源码及仿真

  • 上文说到我们可能会需要多位按键消抖的情况，由于笔者常用的EP4CE6F17C8器件通常是四个按键，下文展示了4个按键的消抖模块
/**************************************功能介绍***********************************
Date	:2023年7月27日10:42:24 
Author	: Alegg xy.
Version	: 2.0
Description: 按键消抖（4个按键）
*********************************************************************************/
    
//---------<模块及端口声名>------------------------------------------------------
module key_debounce ( 
    input				clk		,
    input				rst_n	,
    input		[3:0]	key_in  ,
    output  reg [3:0]   key_out //输出脉冲信号
);								 
//---------<参数定义>--------------------------------------------------------- 
    parameter TIME_20MS = 20'd1000_000;//20ms

//---------<内部信号定义>-----------------------------------------------------
    reg         [3:0]   key_r0          ;//同步
    reg         [3:0]   key_r1          ;//打两拍
    reg         [3:0]   key_r2          ;
    wire                nedge           ;//下降沿
    reg                 flag            ;//计数器计数的标志信号（按键按下抖动标志）

    reg			[19:0]	cnt_20ms	   	;//20ms计数器
    wire				add_cnt_20ms	;
    wire				end_cnt_20ms	;

//****************************************************************
//--同步打拍
//****************************************************************
    //同步，将key_in信号，同步到clk时钟域下面
    always @(posedge clk or negedge rst_n)begin 
        if(!rst_n)begin
            key_r0 <= 4'b1111;
        end 
        else begin 
            key_r0 <= key_in;
        end 
    end
    
    //打两拍
    always @(posedge clk or negedge rst_n)begin 
        if(!rst_n)begin
            key_r1 <= 4'b1111;
            key_r2 <= 4'b1111;
        end 
        else begin 
            key_r1 <= key_r0;
            key_r2 <= key_r1;
        end 
    end
    
//****************************************************************
//--nedge 
//****************************************************************
    assign nedge = (~key_r1 & key_r2) != 0 ;//下降沿检测


//****************************************************************
//--cnt_20ms
//****************************************************************
    always @(posedge clk or negedge rst_n)begin 
       if(!rst_n)begin
            cnt_20ms <= 'd0;
        end 
        else if(add_cnt_20ms)begin 
            if(end_cnt_20ms)begin 
                cnt_20ms <= 'd0;
            end
            else begin 
                cnt_20ms <= cnt_20ms + 1'b1;
            end 
        end
    end 
    
    assign add_cnt_20ms = flag;
    assign end_cnt_20ms = add_cnt_20ms && cnt_20ms == TIME_20MS - 1;
    
//****************************************************************
//--flag
//****************************************************************
    always @(posedge clk or negedge rst_n)begin 
        if(!rst_n)begin
            flag <= 'd0;
        end 
        else if(nedge)begin 
            flag <= 1'b1;
        end 
        else if(end_cnt_20ms)begin
            flag <= 1'b0;
        end
    end

//****************************************************************
//--key_out
//****************************************************************
    always @(posedge clk or negedge rst_n)begin 
        if(!rst_n)begin
            key_out <= 4'd0000;
        end 
        else if(end_cnt_20ms)begin 
            key_out <= ~key_r2;
        end 
        else begin 
            key_out <= 4'b0000;
        end 
    end

endmodule
  • 仿真文件
`timescale 1ns/1ns
    
module tb_key_debounce();

//激励信号定义 
    reg				tb_clk  	;
    reg				tb_rst_n	;
    reg		[3:0]   tb_key_in	;

//输出信号定义	 
    wire	[3:0]		tb_key_out	;

//时钟周期参数定义	
    parameter		CLOCK_CYCLE = 20;   

//模块例化
    key_debounce u_key_debounce(	
    .clk		(tb_clk			),
    .rst_n		(tb_rst_n		),
    .key_in		(tb_key_in		),

    .key_out	(tb_key_out		) 
    );

//产生时钟
    initial 		tb_clk = 1'b0;
    always #(CLOCK_CYCLE/2) tb_clk = ~tb_clk;

    defparam u_key_debounce.TIME_20MS = 100;
    integer i,j;
//产生激励
    initial  begin 
        tb_rst_n = 1'b1;
        tb_key_in = 4'b1111;
        #(CLOCK_CYCLE*2);
        tb_rst_n = 1'b0;
        #(CLOCK_CYCLE*20);
        tb_rst_n = 1'b1;

        //****************************************************************
        //--模拟按下key[0]
        //****************************************************************
        #1;
        tb_key_in[0] = 1'b0;
        for (j =0 ; j<8 ; j=j+1) begin//模拟抖动
            i = {$random}%500;
            #i;
            tb_key_in[0] = i;
        end
        tb_key_in[0] = 1'b0;

        wait(u_key_debounce.end_cnt_20ms);

        #1000;
        tb_key_in[0] = 1'b1;


        //****************************************************************
        //--模拟同时按下key[1]和key[2]
        //****************************************************************
        #1;
        tb_key_in = 4'b1001;
        for (j=0 ; j<8 ; j=j+1) begin
            i = {$random}%500;
            #i;
            tb_key_in[1] = i;
            tb_key_in[2] = i;
        end
        tb_key_in = 4'b1001;

        wait(u_key_debounce.end_cnt_20ms);

        #1000;
        tb_key_in = 4'b1111;
        
        #1000;
        $stop;
    end

endmodule
  • 仿真效果
    在这里插入图片描述

3.扩展方法：状态机实现消抖

  • 状态转移图
    在这里插入图片描述

  • 代码

/**************************************功能介绍***********************************
Date	: 2023年7月27日15:52:18
Author	: Alegg xy.
Version	: 3.0
Description: 状态机实现按键消抖
*********************************************************************************/
    
//---------<模块及端口声名>------------------------------------------------------
module fsm_key_debounce( 
    input				clk		,
    input				rst_n	,
    input		[3:0]	key_in	,

    output	reg	[3:0]	key_out	
);								 
//---------<参数定义>--------------------------------------------------------- 
    parameter MAX_20ms = 20'd1_000_000;
    reg         [3:0]   key_r0          ;
    reg         [3:0]   key_r1          ;
    reg         [3:0]   key_r2          ; 
    wire                nedge          ;
    wire                pedge          ;
    reg                 flag            ;     
    reg			[19:0]	cnt_20ms	   	;
    wire				add_cnt_20ms	;
    wire				end_cnt_20ms	;


//---------<内部信号定义>-----------------------------------------------------
    //同步，将key_in信号，同步到clk时钟域下面
    always @(posedge clk or negedge rst_n)begin 
        if(!rst_n)begin
            key_r0 <= 4'b1111;
        end 
        else begin 
            key_r0 <= key_in;
        end 
    end
    
    //打两拍
    always @(posedge clk or negedge rst_n)begin 
        if(!rst_n)begin
            key_r1 <= 4'b1111;
            key_r2 <= 4'b1111;
        end 
        else begin 
            key_r1 <= key_r0;
            key_r2 <= key_r1;
        end 
    end
    
//****************************************************************
//--nedge和pedge定义 
//****************************************************************
    assign nedge = (~key_r1 & key_r2) != 0;//下降沿检测
    assign pedge = (key_r1 & ~key_r2) != 0;//上升沿检测

//****************************************************************
//--cnt_20ms
//****************************************************************
    always @(posedge clk or negedge rst_n)begin 
       if(!rst_n)begin
            cnt_20ms <= 19'd0;
        end 
        else if(add_cnt_20ms)begin 
            if(end_cnt_20ms)begin 
                cnt_20ms <= 19'd0;
            end
            else begin 
                cnt_20ms <= cnt_20ms + 1'b1;
            end 
        end
    end 
    
    assign add_cnt_20ms = flag;
    assign end_cnt_20ms = add_cnt_20ms && cnt_20ms == MAX_20ms - 1;
    
//****************************************************************
//--flag
//****************************************************************
    always @(posedge clk or negedge rst_n)begin 
        if(!rst_n)begin
            flag <= 'd0;
        end 
        else if(nedge || pedge)begin 
            flag <= 1'b1;
        end 
        else if(end_cnt_20ms)begin
            flag <= 1'b0;
        end
    end
    
//****************************************************************
//--状态机
//****************************************************************
    //状态机参数定义
    localparam  IDLE            = 4'b0001,//初始状态
                FILTTER_DOWN    = 4'b0010,//按下抖动
                HOLD_DOWN       = 4'b0100,//稳定信号
                FILTER_UP       = 4'b1000;//松开抖动
    
    reg 	[3:0]	cstate     ;//现态
    reg	    [3:0]	nstate     ;//次态
    
    //第一段：时序逻辑描述状态转移
    always @(posedge clk or negedge rst_n)begin 
        if(!rst_n)begin
            cstate <= IDLE;
        end 
        else begin 
            cstate <= nstate;
        end 
    end
    
    //第二段：组合逻辑描述状态转移规律和状态转移条件
    always @(*) begin
        case(cstate)
            IDLE            :
                if (nedge) begin
                    nstate = FILTTER_DOWN;
                end
                else begin
                    nstate = cstate;
                end 
            FILTTER_DOWN    :
                if (end_cnt_20ms) begin
                    nstate = HOLD_DOWN;
                end
                else begin
                    nstate = cstate;
                end 
            HOLD_DOWN       :
                if (pedge) begin
                    nstate = FILTER_UP;
                end
                else begin
                    nstate = cstate;
                end 
            FILTER_UP       :
                if (end_cnt_20ms) begin
                    nstate = IDLE;
                end
                else begin
                    nstate = cstate;
                end 
            default : nstate = cstate;
        endcase
    end
                
    //第三段：描述输出，时序逻辑或组合逻辑皆可
    always @(posedge clk or negedge rst_n)begin 
        if(!rst_n)begin
            key_out <= 4'b0000;
        end 
        else begin 
            case (cstate)
                IDLE        :key_out <= 4'b0000        ;
                FILTTER_DOWN:key_out <= 4'b0000        ;
                HOLD_DOWN   :key_out <= ~key_r2 && pedge;
                FILTER_UP   :key_out <= 4'b0000        ; 
                default     :key_out <= 4'b0000        ;
            endcase
        end 
    end       
                
endmodule

  • 代码理解的关键之处

    1、4位按键信号赋值需要4位位宽的二进制数

    2、上升沿和下降沿如何求值

    3、何时计数开始

    4、状态转换条件

    5、如何赋值可以实现输出的脉冲信号

  • 仿真文件

`timescale 1ns/1ns
    
module tb_fsm_key_debounce();

//激励信号定义 
    reg				tb_clk  	;
    reg				tb_rst_n	;
    reg		[3:0]	tb_key_in	;

//输出信号定义	 
    wire	[3:0]	tb_key_out  ;

//时钟周期参数定义	
    parameter		CLOCK_CYCLE = 20;   
    defparam u_fsm_key_debounce.MAX_20ms = 10;
//模块例化
    fsm_key_debounce u_fsm_key_debounce(	
    .clk		(tb_clk			),
    .rst_n		(tb_rst_n		),
    .key_in		(tb_key_in		),

    .key_out	(tb_key_out		) 
    );

//产生时钟
    initial 		tb_clk = 1'b0;
    always #(CLOCK_CYCLE/2) tb_clk = ~tb_clk;

//产生激励
    initial  begin 
        tb_rst_n = 1'b1;
        tb_key_in = 4'b1111;
        #(CLOCK_CYCLE*2);
        tb_rst_n = 1'b0;
        #(CLOCK_CYCLE*20);
        tb_rst_n = 1'b1;
        #7;
        tb_key_in = 4'b1110;
        #13;
        tb_key_in = 4'b1111;
        #8;
        tb_key_in = 4'b1110;
        #10;
        tb_key_in = 4'b1111;
        #5;
        tb_key_in = 4'b1110;
        #1000;
        tb_key_in = 4'b1111;
        #1000;
        $stop;


    end

endmodule
  • 仿真效果
    在这里插入图片描述
Álegg xy.
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
FPGA 按键消抖c文件
12-05
主要通过独立按键消抖这样一个实验，来进一步举例讲解状态 机的设计思想，独立按键消抖有多种方式可以实现，这里采用状态机的方式，既能方便大家 理解按键消抖的整个过程，又能进一步领会状态机的设计思想。
基于FPGA 的按键消抖
07-22
在FPGA设计中，经常会遇到按键消抖这一问题，因为机械按键在按下和释放时会产生短暂的抖动，这可能导致系统误识别按键操作。本文将深入探讨基于FPGA的按键消抖技术，并结合给出的Verilog代码来讲解其工作原理。 ...
Verilog实现按键消抖
adolphwang_909086的博客
05-09 7653
目录1、实验平台2、实验目的2.1、实验要求3、实验流程3.1、实验原理3.2、系统架构3.3、功能模块划分3.4、时序信号图3.5、代码实现3.6、测试文件3.7、上板验证4、总结 1、实验平台 软件：PC、Quartus Prime 18.1、Modelsim 10.5b 硬件：Altera FPGA开发板（EP4CE6E22F17C8） 2、实验目的 1、通过延时方式实现按键消抖 2、状态机demo熟悉 3、状态机实现按键消抖（多位宽） 2.1、实验要求 使用经过消除抖动后的按键信号控制LED呈
三行代码按键消抖 独立按键 矩阵按键 长按 短按 双击
热门推荐
#法外狂徒张三的博客
02-25 2万+
独立按键抖动产生原因；普通软件延时消抖；标志位软件延时消抖；标志位定时器延时消抖2、矩阵键盘的识别与编码;查询扫描;定时扫描;中断扫描;使用定时器状态机的方法进行按键的扫描识别3、定时器三行代码 矩阵键盘长短按的识别 ...
状态机按键消抖电路设计
Bunny9__的博客
03-24 3043
按键消抖电路设计1. 什么是按键抖动2. 消抖电路设计思路3. 代码实现4. 仿真测试4.1. initial语句块赋值4.2. 调用task任务封装赋值并调用$random函数 1. 什么是按键抖动 实际的拨动开关和按键都是机械式的设备，在状态改变时可能会出现来回抖动多次导致状态不稳定的情况，通常抖动的持续时间不超过20ms。消抖电路的目的就是滤去这段时间内的抖动信号。 2. 消抖电路设计思路 使用有限状态机的思想，当输入信号稳定20ms后才改变抖动以后的输出值。假定使用的系统时钟频率为50HMz，
【STM32 HAL】按键消抖
U3VwZXJ5dV8wMQ==的博客
08-21 1万+
文章目录按键消抖（一）按键抖动（二）消抖方法（三） 两种常用的软件消抖方式（1）阻塞方式的按键消抖（2）状态机和定时器中断控制的按键消抖 按键消抖 （一）按键抖动 按键的机械特性会导致按键信号的抖动 按键的抖动会导致一次按键动作被当成多次按键，为确保MCU对按键的一次闭合仅作一次处理，必须消除按键的抖动，在按键处于稳定状态时读取按键的状态。 （二）消抖方法 硬件消抖 软件消抖 检测出按键闭合后执行延时程序，延时时间为5ms～10ms，用于去掉前沿抖动； 再次检测按键状态，如果保持闭合状态，才认为
FPGA按键消抖程序
06-29
基于VHDL的按键消抖程序，已经经过验证，可以放心使用。另外在我的博客《FPGA按键消抖（附带程序）》中也对该程序进行了说明。
GD32按键软件消抖程序
04-08
我这里使用的消抖方式是金沙滩工作室宋老师所讲的方法，用一个定时器，定时 2ms 进一次中断，在中断扫描一次按键状态并且存储起来，连续扫描 8 次后，看看这连续 8 次的按键状态是否是一致的。8 次按键的时间是 16ms...
verilog按键消抖
07-06
verilog按键消抖代码，已完成封装，可以直接调用。支持动态设置上升沿和下降沿触发，可以通过一个bit来设置具体工作方式，仿真和实际测试均可正常使用。
2024年欧洲铝桁架市场主要企业市场占有率及排名.docx
07-17
2024年欧洲铝桁架市场主要企业市场占有率及排名.docx
torchaudio-0.13.1+cpu-cp39-cp39-win_amd64.whl
最新发布
07-17
torchaudio软件包，直接下载下来，通过命令窗口输入：pip install torchaudio-xxx.whl安装就行，再也不怕pip安装timeout了
出入库存盘点表-图表分析-分类查询-Excel模板
07-17
【作品名称】：出入库存盘点表-图表分析-分类查询-Excel模板 【适用人群】：适用于希望学习不同技术领域的小白或进阶学习者。可作为毕设项目、课程设计、大作业、工程实训或初期项目立项。
torchaudio-0.12.1+cpu-cp37-cp37m-win_amd64.whl
07-17
torchaudio软件包，直接下载下来，通过命令窗口输入：pip install torchaudio-xxx.whl安装就行，再也不怕pip安装timeout了
中南大学机械设计课程设计说明书.doc
07-17
说明书
仓库进销出入库存管理系统（带库存预警）-Excel模版
07-17
【作品名称】：仓库进销出入库存管理系统（带库存预警）-Excel模版 【适用人群】：适用于希望学习不同技术领域的小白或进阶学习者。可作为毕设项目、课程设计、大作业、工程实训或初期项目立项。
集成产品开发(IPD)高层培训.docx
07-17
集成产品开发(IPD)高层培训.docx
出入库存管理（进销存）-Excel模板
07-17
【作品名称】：出入库存管理（进销存）-Excel模板 【适用人群】：适用于希望学习不同技术领域的小白或进阶学习者。可作为毕设项目、课程设计、大作业、工程实训或初期项目立项。
yidaApp-1.1.28-linux-x86_64.AppImage
07-17
yidaApp-1.1.28-linux-x86_64.AppImage
vivado按键消抖
09-13
状态机实现按键消抖的原理是通过一个计数器来判断按键的稳定性，只有当计数器达到一个预定值时，才将按键的值输出。这样可以消除按键的抖动，得到稳定的按键值。 在Vivado中，可以使用Verilog代码来实现按键消抖。...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值