31条MIPS指令单周期CPU数据通路

最新推荐文章于 2024-09-12 08:23:18 发布
最新推荐文章于 2024-09-12 08:23:18 发布
阅读量1.8k 收藏 45
点赞数 5
文章标签： 嵌入式硬件 fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_72302327/article/details/132691418
版权
本文详细描述了一项计算机科学课程中的项目——设计31条MIPS指令的CPU，涉及数据通路图、不同类型的指令（如R型、I型、J型）及其操作，以及硬件实现的关键步骤。作者强调了硬件设计的精细和调试过程的重要性。
摘要由CSDN通过智能技术生成

写在前面

31条MIPS指令CPU 算是计组课设第一个比较大的项目了,好在他不是很难,到后面流水线,其实基本上就没有人写的出来了,虽说计科作业一大抄(我愿称之为站在巨人的肩膀上),但是我觉着这个项目还是值得写一写的,完成这个项目,会对CPU的核心功能有非常深刻的认识和理解,并且会对前面学过的知识有一个非常充分的理解和应用.

整个31条指令CPU从开始到完成用了整整3天时间,不同于写软件,硬件是要慢工出细活,不然哪里理解有错误,就要返工,如此以往就会一不小心打开Github找代码浪费非常多的时间

好了废话不多说,我们进入正题, 先从 画好数据通路图开始,理解画好通路图,基本上一天就能debug完所有的CPU.

MIPS上有一份文档,对31条指令的讲解算比较详细的,这里我就直接截图到每个指令下面去了.

R型指令

通路类型1

1.ADD

image-20230903152606092

image-20230903152619181

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
out1 -> A , out2 -> B
(A + B -> RES)
ans -> in

2.ADDU

image-20230903152654109

image-20230903152705235

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
out1 -> A , out2 -> B
(A + B -> RES)
ans -> in

3.SUB

image-20230903152737639

image-20230903152750362

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
out1 -> A , out2 -> B
(A - B -> RES)
ans -> in

4.SUBU

image-20230903152816000

image-20230903152836568

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
out1 -> A , out2 -> B
(A - B -> RES)
ans -> in

5.AND

image-20230903152913243

image-20230903152921102

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
out1 -> A , out2 -> B
(A & B -> RES)
ans -> in

6.OR

image-20230903152951212

image-20230903152959397

image-20230903153007873

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
out1 -> A , out2 -> B
(A | B -> RES)
ans -> in

7.XOR

image-20230903153044772

image-20230903153056418

image-20230903153103917

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
out1 -> A , out2 -> B
(A ⊕ B -> RES)
ans -> in

8.NOR

image-20230903153124557

image-20230903153134776

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
out1 -> A , out2 -> B
(A ⊙ B -> RES)
ans -> in

通路类型2

9.SLT

image-20230903153202748

image-20230903153209325

image-20230903153217447

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
out1 -> A , out2 -> B
(A - B -> ans) //相减判断，负数则为Rs中数小
negative -> EXT1 //注意要做扩展
EXT1 -> in

10.SLTU

image-20230903153241700

image-20230903153249301image-20230903153304789

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
out1 -> A , out2 -> B
(A - B -> ans) //相减判断，负数则为Rs中数小
negative -> EXT1 //注意要做扩展
EXT1 -> in

通路类型3

11.SLL

image-20230903153343889

image-20230903153350249

image-20230903153358972

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
IMEM[10:6] -> EXT5
EXT5 -> A
out2 -> B
(B<<A -> ans)
ans -> in

12.SRL

image-20230903153420881

image-20230903153426488

image-20230903153434362

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
IMEM[10:6] -> EXT5
EXT5 -> A
out2 -> B
(B>>A -> ans)
ans -> in

13.SRA

image-20230903153503190

image-20230903153511161

image-20230903153519996

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
IMEM[10:6] -> EXT5
EXT5 -> A
out2 -> B
(B>>A -> ans)
ans -> in

通路类型4

14.SLLV

image-20230903153555626

image-20230903153602037

image-20230903153614340

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
out1[4:0] -> EXT5
EXT5 -> A
out2 -> B
(A<<B -> ans)
ans -> in

15.SRLV

image-20230903153636747

image-20230903153648629

image-20230903153657786

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
out1[4:0] -> EXT5
EXT5 -> A
out2 -> B
(A >> B -> ans)
ans -> in

16.SRAV

image-20230903153721162

image-20230903153727591

image-20230903153734246

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
out1[4:0] -> EXT5
EXT5 -> A
out2 -> B
(A >> B -> ans)
ans -> in

通路类型5

17.JR

image-20230903153807912

image-20230903153817871

image-20230903153836543

PC -> IMEM
PC + 4 -> NPC //无关指令
out1 -> MUX
MUX_OUT -> PC
NPC -> MUX //无关指令

I型指令

通路类型6

18.ADDI

image-20230903153918136

image-20230903153924042

image-20230903153931935

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
IMEM[15:0] -> EXT16
EXT16-> B
out1 -> A
(A + B -> RES)
ans -> Rd

19.ADDIU

image-20230903154019616

image-20230903154025503

image-20230903154031767

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
IMEM[15:0] -> EXT16
EXT16-> B
out1 -> A
(A + B -> RES)
ans -> Rd

20.ANDI

image-20230903154056829

image-20230903154103829

image-20230903154110896

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
IMEM[15:0] -> EXT16
EXT16-> B
out1 -> A
(A & B -> RES)
ans -> Rd

21.ORI

image-20230903154132439

image-20230903154138601

image-20230903154148393

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
IMEM[15:0] -> EXT16
EXT16-> B
out1 -> A
(A | B -> RES)
ans -> Rd

22.XORI

image-20230903154209565

image-20230903154215544

image-20230903154221885

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
IMEM[15:0] -> EXT16
EXT16-> B
out1 -> A
(A ⊕ B -> RES)
ans -> Rd

通路类型7

###23.LW

image-20230903154256703

image-20230903154304112

image-20230903154311792

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
IMEM[15:0] -> EXT16
EXT16 -> B
out1 -> A
(A + B -> ans)
ans -> DMEM_ADDR
data -> in

通路类型8

24.SW

image-20230903154340703

image-20230903154346852

image-20230903154354355

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
IMEM[15:0] -> EXT16
EXT16_OUT -> B
out1 -> A
(A + B -> ans)
out2 -> DMEM
ans -> DMEM_ADDR

通路类型9

25.BEQ

image-20230903154421935

image-20230903154429754

image-20230903154436939

PC -> IMEM
PC + 4 -> NPC
NPC -> MUX
IMEM[15:0] || 02 -> EXT18
EXT18_OUT -> ADD_A
NPC -> ADD_B
(ADD_A + ADD_B -> ADD_OUT)
ADD_OUT -> MUX
out1 -> A
out2 -> B
(A - B -> RES)
zero -> MUX
MUX -> PC

26.BNE

image-20230903154457977

image-20230903154503904

image-20230903154515306

PC -> IMEM
PC + 4 -> NPC
NPC -> MUX
IMEM[15:0] || 02 -> EXT18
EXT18_OUT -> ADD_A
NPC -> ADD_B
(ADD_A + ADD_B -> ADD_OUT)
ADD_OUT -> MUX
out1 -> A
out2 -> B
(A - B -> RES)
zero -> MUX
MUX -> PC

通路类型10

27.SLTI

image-20230903154548160

image-20230903154555439

image-20230903154604103

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
IMEM[15:0] -> EXT16
EXT16 -> B
out1 -> A
(A - B -> RES)
Carry -> EXT1
EXT1 -> in

28.SLTIU

image-20230903154623846

image-20230903154629949

image-20230903154637208

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
IMEM[15:0] -> EXT16
EXT16 -> B
out1 -> A
(A - B -> ans)
Carry -> EXT1
EXT1 -> in

通路类型11

29.LUI

image-20230903154708496

image-20230903154715278

image-20230903154722528

PC -> IMEM
PC + 4 -> NPC
NPC -> PC
IMEM[15:0] -> EXT16
EXT16 -> B
res -> in

J型指令

通路类型12

30.J

image-20230903154810007

image-20230903154817859

image-20230903154825162

PC -> IMEM
PC + 4 -> NPC
NPC -> MUX
PC[31:28] -> ||_A
IMEM[25,0] || 00 -> ||_B
||_OUT -> MUX
MUX_OUT -> PC

通路类型13

31.JAL

image-20230903154854257

image-20230903154859827

顶层控制器和数据总通路图

到这一步你的CPU 就算完成**70%**了,剩下的就是完成顶层控制器和调试,控制器我使用了布硬线的方法,因为微程序我不会对照着真值表弄好你的数据选择器即可.

数据总通路图

image-20230903161838124

顶层控制器真值表

image-20230903161920066

ALU(看不懂可以跳过这张图)

image-20230903162004491

源代码

原代码太多我就不一个一个写了,项目里有我的报告,如果对你有帮助,希望支持下我的CSDN和我的博客(现在正在加急开发中,以后会有更多功能上限)

我的博客网址 : https://zzhaire.github.io/

我的CSDN :

项目源代码 : https://github.com/zzhaire/31SinglePeriodMipsCpu

zzhaire
关注
单周期CPU指令数据通路
07-06
MIPS指令集的本文档为一份单周期CPU的指令数据通路，内部部件连线，包括三种指令的数据通路
计组头歌实验：MIPS单周期CPU设计(24条指令)(HUST)1-4关源码
01-01
在本实验中，我们关注的是MIPS（Microprocessor without Interlocked Pipeline Stages）单周期CPU的设计，这是一种基于RISC（Reduced Instruction Set Computer）架构的处理器。MIPS架构以其简单高效而闻名，常用于...
计算机组成解疑补漏之真正理解单周期处理器的“数据通路”
weixin_30832351的博客
05-20 636
正确理解单周期处理器的“数据通路” 这种是属于不懂会一脸懵逼，但理解了就会清晰畅快的知识点。 记录一下自己的理解： 建立数据通路的目的是为了让指令更好的执行，最基本的五个步骤：取指、译码、执行、访存、回写。与之相应的：取指、读寄存器、ALU操作、访存、写寄存器。这其中并不是每个步骤在一次指令中都会完全执行，比如说sw存储字，就不需要回写，执行到存储进存储器就结束了。 所以，这就引出了一点：如果用控...
探索简化版MIPS CPU：打造你的专属处理器之旅
最新发布
gitblog_00784的博客
09-12 354
探索简化版MIPS CPU：打造你的专属处理器之旅 mips-cpu MIPS CPU in verilog 项目地址: https://gitcode.com/gh_mirrors/mips/mips-cpu ...
【计算机组成原理】CPU:单周期数据通路（MIPS)
Law of Conservation of Eudaemonia
04-27 1万+
寄存器传送语言RTL 1）R(r）表示寄存器r的内容 2）M（address）表示主存储器地址address的内容 3）传输方向“←”表示，从右向左传输 4）程序计数器PC的内容直接用PC表示 输出信号改变时机 1）setup建立时间：触发时钟边缘之前保持稳定一段时间 2）hold保持时间：触发时钟边缘之后保持稳定一段时间 3）clk-2-Q time锁存延迟：触发时钟边缘之后不能立即变化，有一...
【单周期CPU】LoongArch | LA32R | 二选一控制器MUX | 数据通路
m0_66307842的博客
07-12 4900
【单周期CPU】LoongArch | LA32R | 二选一控制器MUX | 数据通路
24条指令MIPS单周期CPU课程设计报告完整版.docx
12-12
《24条指令MIPS单周期CPU课程设计报告》 MIPS（Microprocessor without Interlocked Pipeline Stages）架构是一种广泛用于教学和研究的精简指令集计算机（RISC）架构。在本课程设计中，学生被要求设计并实现一个32...
8指令单周期MIPS CPU设计
11-17
"8指令单周期MIPS CPU设计"是一个项目，旨在构建一个能执行8条特定指令的简单MIPS处理器，并且该处理器在一个时钟周期内完成所有操作，即单周期CPU。 单周期硬布线控制器是这个设计的核心部分。它不依赖于微程序来...
华中科技大学计算机组成原理--24条指令MIPS单周期CPU
05-21
华中科技大学计算机组成原理课程中，学生将接触到一个重要的实践环节——基于24条指令的MIPS单周期CPU设计。这一实践旨在深入理解计算机硬件的运作机制，特别是CPU内部的工作流程。在头歌实践平台上，学生可以通过...
单周期MIPS CPU数据通路.rar_单周期cpu数据通路
12-06
单周期MIPS CPU数据通路设计，这个是华中科技大学谭志虎老师所讲的那个设计，内含有circ数据通路和实验报告，这个实验报告我写了一万多字，足够足够详细，保证你答辩的时候非常顺畅，直接导入Logisim就可以运行。
31条MIPS指令单周期CPU
03-25
本科生计算机组成原理课程大作业，使用Xilinx N4开发板，实验实现：31条MIPS指令单周期CPU 可通过前仿真但不能下板，原因未查明
mips单周期cpu
08-23
支持lui、addu、subu、beq、j、sw、lw指令
基于MIPS指令的单周期CPU
11-03
基于MIPS指令的单周期CPU的课程设计，在Xilinx ISE14.6 环境下运行
31条指令CPU
01-23
Verilog实现31条指令的单周期CPU，在Nexy4板上可直接下板
基于MIPS架构的单周期CPU设计
06-23
自己写的，基于MIPS架构的单周期CPU。。
计组课设：单周期31条MIPS指令CPU设计（含代码）
孔艺菲的博客
07-10 8177
多周期54条CPU：https://blog.csdn.net/a_vegetable/article/details/118419345 单周期CPU源码：while-TuRe/Single-cycle-CPU31 (github.com) 单周期CPU指的是一个周期就能得出结果的CPU。 如何做到一个周期得出结果呢？ 答案是巧妙地利用时钟上升沿和下降沿，将同步控制和异步控制相结合。 异步控制PC~instruction~RsRt~reg....
计组--单周期数据通路
qq_60600403的博客
03-28 1528
再到操作控制信号生成部件（指令产生的控制信号），将指令和操作数放到执行部件，根据指令进行相应的操作。例如：R［＄８］＜－Ｍ［Ｒ［＄９］＋４］的含义是：将寄存器＄９的内容加４作为地址，读取该地址的内存单元的内容送寄存器＄８（是不是很好理解）时钟到来时，前一个时钟生成的数据被写入状态元件，然后输出到操作元件，经过若干们延迟后输出，下一个时钟到来时写入状态元件。存储元件：寄存器和寄存器组（可以用D触发器拼在一起，一个D触发器为1位）组成：...+状态元件+操作元件（组合电路）+状态元件+...
31条指令单周期cpu设计(Verilog)-(二)总体设计
热门推荐
o0o
07-14 2万+
目录 31条指令单周期cpu设计(Verilog)-(一)相关软件 31条指令单周期cpu设计(Verilog)-(二)总体设计 31条指令单周期cpu设计(Verilog)-(三)指令分析 （重要） 31条指令单周期cpu设计(Verilog)-(四)数据输入输出关系表 （重要） 31条指令单周期cpu设计(Verilog)-(五)整体...
单周期cpu数据通路图
05-14
单周期CPU数据通路图是一种CPU结构设计方式，它能够执行每个指令的操作。单周期CPU的数据通路由三个主要部分组成：指令存储器、控制单元和数据通路。其中指令存储器存储指令代码；控制单元通过解码指令来控制处理器的操作；数据通路则传递指令和数据之间的信号。 单周期CPU数据通路图包含多个组件，例如指令寄存器、ALU、寄存器文件、存储器和时钟等。指令寄存器存储当前执行的指令；控制单元分析指令所有操作的控制信号；时钟确定指令执行的节奏。 在每个时钟周期内，控制单元根据指令寄存器中存储的指令，产生一系列控制信号，判断该执行哪些操作，这些操作包括从寄存器文件中读取操作数、ALU执行计算、存储器中读写数据等。ALU用于执行算术、逻辑操作，实现基本的计算功能。寄存器文件用于存储操作数据，包括读取数据和写入数据。 在单周期CPU数据通路图中，各个组件按特定的顺序依次执行指令的不同操作，完成程序运行的过程。这种设计方式简单易懂，易于实现，但它的缺点是需要较长的时钟周期，因此无法满足高性能的运算需求。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值