- 博客(6)
- 收藏
- 关注
RSS订阅原创 基于FPGA的超声波测距
HC-SR04是一种基于超声波的测距模块。该模块向前15度内发送超声波并接收回响，通过发出超声波到收到回响的这个时间间隔计算前方的障碍物距离，可以用来给智能小车做障碍物监测。可提供2cm- 400cm的非接触式距离感测功能，测距精度可达高到3mm;3.Echo: 该引脚会在高电平和低电平之间转换，当检测到障碍物时，在高电平保持的时间就表示信号发射出去并反射回来的时间。2.Trig: 是Trigger(触发)这个单词的缩写，该引脚用于触发超声波脉冲。1.VCC: 电源引脚，超声波模块工作电压为3-5.5伏。
2024-05-31 22:30:20
253
原创 FPGA交通灯进阶
相较于之前的交通灯，这里多了一个检测乡村路段有无机动车的情况，若有车，则与之前一样，若没有，则城市路段一直绿灯通行，乡村路段一直红灯，所以只要对计时器和交通程序进行略微调整即可。➢ C检测到Farmroad上有车后HL再保持一段时间（例如30秒）才通过黄灯（例如3秒）变为红灯，同时 Farmroad上的交通灯（FL）从红灯变为绿灯；➢ Farmroad上的绿灯只能在C检测有车的情况下才能保持，但是最多只能持续一段时间（例如30秒），然后 通过黄灯转为红灯，同时HL变为绿灯。
2024-05-25 14:24:21
782
原创 基于FPGA实现交通灯——有限状态机设计
➢ 2.Hroad和Vroad交替通行，每条路的绿灯保持一段时间 （30秒）才通过黄灯（3秒）变为红灯，同时另一条路的 交通灯从红灯变为绿灯。➢ 3.使用板载的LED灯代表交通灯上的红、黄、绿灯， 两块数码管分别显示两条路上的绿灯和红灯最后15秒倒计时和黄灯3秒倒计时。➢ 抽象出6种状态：H_red、H_green、H_yellow、V_green、V_yellow、V_red。到这里所有所需模块已经搭建完成，现在需要一个顶层模块来集成上面的所有模块，以及定义外部接口，以实现与外部的交互。
2024-05-24 20:37:11
714
原创 2kHz的PWM信号发生器
➢产生一个频率为2kHz的PWM信号，那么它的周期就为0.5ms。FPGA实验板卡提供100MHz的时钟频率，q[15]的周期为0.65536ms，刚刚超0.5ms。➢采用的时钟频率为100MHz，用一个寄存器q来保存时钟的周期数。q值的每一位q(i)就代表100MHz时钟的2^(i+1)次分频。➢可用一个频率为390.625kHz的时钟(q[7] )驱动8位计数器去控制这个PWM信号。period=(0.5/0.65536) x 256=195(十六进制数C3)
2024-05-21 21:21:35
231
原创 10Hz与100Hz分频器（时序逻辑）
➢ 10Hz与100Hz分频器就是采用这种方法，取100MHz的时钟信号，经过第一次分频，得到频率为1Khz的clk_1k寄存器信号，对这个 1KHz的信号进行再次分频，最终得到10Hz与100Hz的两个分频信。➢可以采用一个寄存器作计数器进行分频，当计数器数满指定数字时，让输出信号翻转，构成分频信号。
2024-05-21 20:45:54
560
1
原创 高速ADC采样
ADC0809是一个8通道输入的ADC，ADDA、ADDB及ADDC是八路输入IN0~IN7的选择信号;当START有效后，转换信号EOC立即变为低电平，表示正在进行ADC转换，转换时间为100us;控制器可以通过控制输出使能端OE，通过8位并行数据总线D[7:0]来读取转换 定义：初始化状态S0、启动ADC状态S1、等待ADC转换结束状态S2、 转换数据读取状态S3；要设计控制AD采样模块的有限状态机，首先要了解其工作时序，然后根据工作时序，画出状态转移图，并用Verilog HDL实现。
2024-05-18 13:51:44
290
空空如也
C语言基础题，关于判断成绩合不合格的
2022-10-21
TA创建的收藏夹 TA关注的收藏夹
TA关注的人