FPGA交通灯进阶

已于 2024-05-25 14:26:44 修改
阅读量626 收藏 2
点赞数 19
文章标签： fpga开发
于 2024-05-25 14:24:21 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_74280290/article/details/139196525
版权
1.进阶要求

➢ 十字路分为主干道Highway和乡村公路Farmroad；

➢ 路口的检测器C，没有检测到Farmroad上有等候的车子，Highway上的交通灯（HL）保持为绿灯；

➢ C检测到Farmroad上有车后HL再保持一段时间（例如30秒）才通过黄灯（例如3秒）变为红灯，同时 Farmroad上的交通灯（FL）从红灯变为绿灯；

➢ Farmroad上的绿灯只能在C检测有车的情况下才能保持，但是最多只能持续一段时间（例如30秒），然后 通过黄灯转为红灯，同时HL变为绿灯。

➢ 使用板载的LED灯代表交通灯上的红、黄、绿灯，两块数码管分别显示HL的绿灯最后15秒倒计时和黄灯3 秒倒计时以及FL的黄灯3秒倒计时；

2.控制要求

➢交通灯2有如下状态：

            • H_green（主干道绿灯状态）

            • H_green_wait（主干道绿灯倒计时 30秒状态）

            • H_yellow（主干道黄灯状态）

            • F_green（乡村公路绿灯状态）

            • F_yellow（乡村公路黄灯状态

➢进阶交通灯比基础交通灯多了一个状态

3.状态转换图表

状态转换图

相较于之前的交通灯，这里多了一个检测乡村路段有无机动车的情况，若有车，则与之前一样，若没有，则城市路段一直绿灯通行，乡村路段一直红灯，所以只要对计时器和交通程序进行略微调整即可

4.交通灯代码
module traffic2(
    input clk_1,
    input reset,
    input[7:0] counter_33,              //33秒计数器
    input c,
    output reg Start_timer_33,          //开始计数信号
    output reg [1:0] H_display_en,      //横向道路倒计时显示使能
    output reg [7:0] H_count,           //横向道路倒计时数值
    output reg [1:0] V_display_en,      //纵向道路倒计时显示使能
    output reg [7:0] V_count,           //纵向道路倒计时数值
    output reg H_light_green,           //横向绿灯
    output reg H_light_yellow,          //横向黄灯
    output reg H_light_red,             //横向红灯
    output reg V_light_green,           //纵向绿灯
    output reg V_light_yellow,          //纵向黄灯
    output reg V_light_red              //纵向红灯
    );
	
    parameter H_green   = 5'b00001;
    parameter H_yellow  = 5'b00010;
    parameter V_green   = 5'b00100;
    parameter V_yellow  = 5'b01000;
    parameter H_green_wait = 5'b10000;
    parameter YES = 1'b1;
    parameter NO = 1'b0;
    parameter ON  = 1'b1;
    parameter OFF = 1'b0;
    parameter DISPLAY_ON = 2'b00;
    parameter DISPLAY_OFF = 2'b11;
    
    reg [3:0] state;
    reg [3:0] next_state;
    
//第一个进程，同步时序always模块，格式化描述次态寄存器转移到现态寄存器；
    always@(posedge clk_1 ,negedge reset)
    begin
     if(c)
	begin
		if(!reset)  
			state <= H_green;             
		else
			state <= next_state;    
	end
    else
      state <= H_green_wait;
     end
    end
    
//第二个进程，同步时序always模块，描述次态寄存器的状态转移条件
    always@ (posedge clk_1 ,negedge reset)
		if(!reset)
			 next_state <= H_green;
		else
		begin
			case(next_state)
				H_green:
					if(counter_33 == 4)
						next_state <= H_yellow;    
					else
						next_state <= H_green;
				H_yellow:
					if(counter_33 == 1)
						next_state <= V_green;
					else
						next_state <= H_yellow;
				V_green:
					if(counter_33 == 4)
                        next_state <= V_yellow;
                    else
                        next_state <= V_green;  
				V_yellow:
					if(counter_33 == 1)
                         next_state <= H_green;
                    else
                         next_state <= V_yellow;
				default:
					next_state <= H_green;
			endcase
        end
    
//第三个进程，同步时序always块，格式化描述次态寄存器的输出
	always@(posedge clk_1 ,negedge reset)
        if(!reset)  
		begin
			H_light_green <= ON;
			H_light_yellow <= OFF;
			H_light_red <= OFF;
			V_light_green <= OFF;
			V_light_yellow <= OFF;
			V_light_red <= ON;
			H_count <= 4'b0000;
			V_count <= 4'b0000;
			H_display_en <= DISPLAY_OFF;
			V_display_en <= DISPLAY_OFF; 
			Start_timer_33 <= YES;
		end
        else
		begin
			case(next_state)
				H_green:
					begin
						H_light_green <= ON;
						H_light_yellow <= OFF;
						H_light_red <= OFF;
						V_light_green <= OFF;
						V_light_yellow <= OFF;
						V_light_red <= ON;
						Start_timer_33 <= NO; 
						if(counter_33 <= 18 && counter_33 >= 4)
						begin
							H_count <= counter_33 - 3;
							H_display_en <= DISPLAY_ON;
						end
						else
							H_display_en <= DISPLAY_OFF;
						if(counter_33 <= 15 && counter_33 >= 1)
						begin
							V_count <= counter_33;
							V_display_en <= DISPLAY_ON;
						end
						else
							V_display_en <= DISPLAY_OFF;
					end
				H_yellow:
					begin
						H_light_green <= OFF;
						H_light_yellow <= ON;
						H_light_red <= OFF;
						V_light_green <= OFF;
						V_light_yellow <= OFF;
						V_light_red <= ON;              
						if(counter_33 <= 3 && counter_33 >= 1)
						begin
							H_count <= counter_33;
							H_display_en <= DISPLAY_ON;
						end
						else
							H_display_en <= DISPLAY_OFF;
						if(counter_33 <= 15 && counter_33 >= 1)
						begin
							V_count <= counter_33;
							V_display_en <= DISPLAY_ON;
						end
						else
							V_display_en <= DISPLAY_OFF;
						if(counter_33 == 1)
							Start_timer_33 <= YES;
						else
							Start_timer_33 <= NO;
					end                             
				V_green:
					begin
						H_light_green <= OFF;
						H_light_yellow <= OFF;
						H_light_red <= ON;
						V_light_green <= ON;
						V_light_yellow <= OFF;
						V_light_red <= OFF;
						Start_timer_33 <= NO;               
						if(counter_33 <= 18 && counter_33 >= 4)
                        begin
							V_count <= counter_33 - 3;
                            V_display_en <= DISPLAY_ON;
                            end
						else
							V_display_en <= DISPLAY_OFF;
						if(counter_33 <= 15 && counter_33 >= 1)
                        begin
							H_count <= counter_33;
                            H_display_en <= DISPLAY_ON;
                            end
						else
							H_display_en <= DISPLAY_OFF;
					end 
				V_yellow:
					begin
						H_light_green <= OFF;
						H_light_yellow <= OFF;
						H_light_red <= ON;
						V_light_green <= OFF;
						V_light_yellow <= ON;
						V_light_red <= OFF;              
						if(counter_33 <= 3 && counter_33 >= 1)
						begin
							V_count <= counter_33;
							V_display_en <= DISPLAY_ON;
						end
						else
							V_display_en <= DISPLAY_OFF;
						if(counter_33 <= 15 && counter_33 >= 1)
						begin
							H_count <= counter_33;
							H_display_en <= DISPLAY_ON;
						end
						else
							H_display_en <= DISPLAY_OFF;
						if(counter_33 == 1)
							Start_timer_33 <= YES;
						else
							Start_timer_33 <= NO;
					end
              H_green_wait:
					begin
						H_light_green <= ON;
						H_light_yellow <= OFF;
						H_light_red <= OFF;
						V_light_green <= OFF;
						V_light_yellow <= OFF;
						V_light_red <= ON;
						Start_timer_33 <= NO; 
						if(counter_33 == 33)
						begin
							H_count <= counter_33;
							H_display_en <= DISPLAY_ON;
						end
						else
							H_display_en <= DISPLAY_OFF;
						
					end
				default:
					begin
						H_light_green <= ON;
						H_light_yellow <= OFF;
						H_light_red <= OFF;
						V_light_green <= OFF;
						V_light_yellow <= OFF;
						V_light_red <= ON;
						H_count <= 4'b0000;
						V_count <= 4'b0000;
						H_display_en <= DISPLAY_OFF;
						V_display_en <= DISPLAY_OFF; 
						Start_timer_33 <= YES;
					end
			endcase
		end

endmodule
5.计数器
module counter(
  input clk_1,
  input reset,
  input Start_timer_33,
  output reg[7:0] counter_33 
);
 always@(posedge clk_1, negedge reset)
 if(c)
 begin
   if(!reset)
     counter_33 <= 32;
   else if(Start_timer_33)
     counter_33 <= 32;
   else
     counter_33 <= counter_33 -1;
 end
else
counter_33 <= 33;
 endmodule

6.顶层代码

module traffic2_top(
    input clk,
    input reset,
    input c,   
    output H_light_green,
    output H_light_yellow,
    output H_light_red,
    output V_light_green,
    output V_light_yellow,
    output V_light_red,
    output [3:0] an,
    output [7:0] sseg,   
    output [7:0] counter
    );
    wire clk_200;
    wire clk_1;
    clk_div U1(
        .clk_100M(clk),
        .reset(reset),
        .clk_200(clk_200),
        .clk_1(clk_1)        
        );
    wire Start_timer_33;
    wire [7:0] counter_33;
    counter U2(
        .clk_1(clk_1),
        .reset(reset),
        .c(c),
        .Start_timer_33(Start_timer_33),
        .counter_33(counter_33)   
        );
    wire [1:0] H_display_en;     
    wire [1:0] V_display_en;     
    wire [3:0] H_count;     
    wire [3:0] V_count;
    traffic2 U3(
          .clk_1(clk_1),
          .reset(reset),
          .c(c),
          .counter_33(counter_33),
          .Start_timer_33(Start_timer_33), 
          .H_count(H_count),  
          .V_count(V_count), 
          .H_light_green(H_light_green),
          .H_light_yellow(H_light_yellow),
          .H_light_red(H_light_red),
          .V_light_green(V_light_green),
          .V_light_yellow(V_light_yellow),
          .V_light_red(V_light_red) 
        );
    wire [7:0] H_bcd;
    wire [7:0] V_bcd;
    bin2bcd U4(
        .data_bin(H_count),
        .data_bcd(H_bcd)
        ); 
    bin2bcd U5(
        .data_bin(V_count),
        .data_bcd(V_bcd)
        );
    bin2bcd U6(
        .data_bin(counter_33),
        .data_bcd(counter)
        );
    display U7(
        .clk_200(clk_200),
        .hex3(H_bcd[7:4]),
        .hex2(H_bcd[3:0]),
        .hex1(V_bcd[7:4]),
        .hex0(V_bcd[3:0]),
        .display_en({H_display_en,V_display_en}),    
        .an(an),
        .sseg(sseg)
        );
endmodule

ChodronGya
关注
  • 19
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
verilog牛客网刷题代码汇总
安静到无声
08-10 3844
VL2 异步复位的串联T触发器 VL2 异步复位的串联T触发器 LV3 奇偶校验 LV3 奇偶校验 VL4 移位运算与乘法 VL4 移位运算与乘法 LV5 位拆分与运算 LV5 位拆分与运算 VL6 多功能数据处理器 VL6 多功能数据处理器 VL7 求两个数的差值 VL7 求两个数的差值 VL8 使用generate…for语句简化代码 VL8 使用generate…for语句简化代码 VL9 使用子模块实现三输入数的大小比较 VL9 使用子模块实现三输入数的大小比较 VL10 使用函数实现数据大小端转
FPGA的进阶学习路线
2301_79732264的博客
03-28 1155
能达到这个水平，说明你已经很不错了，但是还有许多事情要学，因为FPGA经常需要与CPU交互，也就是说，你必须与软件工程师沟通，所以你也必须懂一些软件知识。总之，学习是个长期坚持的事情。花一两周时间学习PS，对图像处理有一个大致的了解，了解各种图片格式、直方图、色调、通道、滤镜、拼接等基本概念，并能够使用它。此时你至少已经阅读了芯片手册几次（可以在官方网站上找到），然后可以为自己的方向做一定数量的练习（期间保持良好的代码风格，增加组件示例语句的可读性，绘制流程图/时序图，编写文档的习惯）。
书籍分享 | 分享第四本FPGA开发学习书籍
SteveRocket's-Blog
05-15 479
《FPGA电子系统设计项目实战 VHDL语言 第2版》是一本非常实用的电子工程师必备参考书。本书以VHDL语言为基础，通过详细的实例和案例，帮助读者深入了解FPGA电子系统的设计原理和实现方法。 本书内容涵盖了FPGA的基础知识、数字电路设计、FPGA系统设计、高级FPGA设计等方面的内容，非常全面。 书中详细介绍了VHDL语言的基本语法和常用模块，让读者能够轻松掌握VHDL语言的编写方法。 本书的最大特点是实例丰富、案例详细。
《Verilog HDL与FPGA数字系统设计》书籍试读体验
whik1194的博客
07-11 1964
最近参加一个面包板社区的图书试读活动：《Verilog HDL与FPGA数字系统设计》书籍试读，有幸从众多申请者中得到这次试用机会，非常感谢面包板社区和机械工业出版社的支持。收到这本书的过程，中间还有一些小插曲。这本书是由面包板社区官方通过京东快递从深圳发出，为到付方式。6月10日，在手机上看到有一个京东快递正在派送，那天正好周末，在家收到了一个京东快递，是一个文件袋，很薄，感觉不像是图书，像是几张纸，打开一看果然不是，是几张发往西安的发票。我赶紧联系了面包板社区的小编，幸好之前加过小编的微信，很快就联系上
一文带你了解 FPGA
3D视觉工坊
03-29 959
FPGA 是什么FPGA（Field Programmable Gate Array），现场可编程门阵列，一种半定制的数字集成电路。FPGA 凭借其灵活性高、开发周期短、处理性能强（并行）等特点，广泛应用于通信、图像处理、医疗等领域。随着科技的进步，FPGA 在人工智能、5G 和自动驾驶等领域也有一席之地。FPGA 它是在 PAL、GAL、CPLD 等可编程器件的基础上进...
fpga零基础学习需要多久
FPGA_IC的博客
11-02 336
：比如：通信--信号与系统、数字信号处理、通信原理、移动通信基础......比如：CPU--计算机组成原理、计算机体系结构、编译原理.......如果你数电模电学的一般，对Verilog等编程完全不会处于一个只知道是什么东西的阶段，就算你学习能力还行，想入门FPGA还是很难，自学时间估计非常长，更难用来应付找工作，3、掌握FPGA设计流程/原理（推荐教材：FPGA权威指南、Altera FPGA/CPLD设计、IP核芯志-数字逻辑设计思想、静态时序分析、嵌入式逻辑分析仪等），
【FPGA至简设计200例】毕业设计案例由浅入深步骤性教学视频
MDY_fpga的博客
02-12 1149
毕业设计案例
FPGA好就业吗？
FPGA_IC的博客
11-01 159
今年进FPGA，毫不客气的说，如果你不是985/211/双一流的，没有做过项目，学历不行的，找工作其实都很难。所以提升FPGA专业知识、项目实战能力是最重要的，只要实力突出那不管在什么时候都不需要担心就业问题的。虽然FPGA招聘的公司和岗位很多，企业也确实缺人，但大部分都是要求有实际项目经验的，没有项目经验确实很难应聘成功，但如果你有面试机会，在面试时表现的很好，那大概率还能应聘成功，毕竟多数公司也需要培养新人的。至于那些自己买个板子，网上找两个烂大街的项目玩玩的，是很难找到工作，fpga岗位招聘确实多，但
【FPGA】初探FPGA —— 入门书籍推荐
热门推荐
Ninquelote的博客
12-05 1万+
#悬崖上的花，越芬芳越无常~ 之前一直想做FPGA的入门博客，无奈计划总是赶不上变化，上一篇FPGA的入门博客是19年10月份写的（ababababa)，结果20年都快结束了，才把这一章给续上。（过于卑微）这次是正好在B站上录了类似视频，所以就顺便写出一篇博客，供大家参考~方便大家的入门学习。 附上我的B站视频（QWQ求三连~） 南信大电子工程师协会慕课计划 —— FPGA入门学习(1)：入门书籍资料推荐
基于FPGA的交通信号灯设计
06-21
十字路口交通灯控制规则为： (1) 初始状态为4 个方向的红灯全亮，时间1s。 (2) 东西方向绿灯亮，南北方向红灯亮。东西方向通车，时间30s。 (3) 东西方向黄灯亮，南北方向红灯亮，时间5s。 (4) 东西方向红灯亮，南北...
基于FPGA的交通灯设计
01-05
基于FPGA的交通灯设计， 附VHDL源程序。基于FPGA的交通灯设计， 附VHDL源程序。基于FPGA的交通灯设计， 附VHDL源程序。基于FPGA的交通灯设计， 附VHDL源程序。基于FPGA的交通灯设计， 附VHDL源程序。基于FPGA的交通...
FPGA.rar_fpga交通灯_灯带
09-21
带按键功能，左转灯，设置时间，红灯模式等功能
交通灯_fpga_交通灯_
10-03
用嵌入式系统控制东西南北四个方向，得到交通灯的效果。
基于FPGA实现交通灯设计
11-09
基于FPGA，使用Quartus II 13.1 verilog编写，实现交通灯循环功能，附源码，测试文件，仿真图及代码注释
(54)MOS管专题---＞(09)MOS管P沟道MOS管
最新发布
2401_84405631的博客
06-16 35
（a）在IC设计中，设计师使用电路设计工具（如EDA软件）来设计和模拟各种电路，例如逻辑电路、模拟电路、数字信号处理电路等。然后，根据设计电路的规格要求，进行布局设计和布线，确定各个电路元件的位置和连线方式。最后，进行物理设计，考虑电磁兼容性、功耗优化、时序等问题，并生成芯片制造所需的掩膜信息。（b）IC设计是芯片设计的核心部分，它涉及到电路设计、布局设计、物理设计等多个层面，旨在将各种功能电路集成到一个小尺寸的芯片中，以实现高度集成、高性能和低功耗的目标。
(53)MOS管专题---＞(08)MOS管N沟道MOS管
2401_84405631的博客
06-16 41
（a）在IC设计中，设计师使用电路设计工具（如EDA软件）来设计和模拟各种电路，例如逻辑电路、模拟电路、数字信号处理电路等。然后，根据设计电路的规格要求，进行布局设计和布线，确定各个电路元件的位置和连线方式。最后，进行物理设计，考虑电磁兼容性、功耗优化、时序等问题，并生成芯片制造所需的掩膜信息。（b）IC设计是芯片设计的核心部分，它涉及到电路设计、布局设计、物理设计等多个层面，旨在将各种功能电路集成到一个小尺寸的芯片中，以实现高度集成、高性能和低功耗的目标。
RGMII接口---＞(013)FPGA实现RGMII接口(十三)
2401_84405631的博客
06-09 196
（a）FPGA（Field Programmable Gate Array）是在PAL （可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）FPGA工程师就业应用于通信、航空航天、汽车电子，还是人工智能、物联网等新兴领域。
基于System-Verilog的VGA彩条设计与仿真
weixin_52345779的博客
06-15 272
通过本次实验，我学习了SystemVerilog并完成了VGA彩条设计与仿真，SystemVerilog 在语言特性和功能上相对于 Verilog 更加强大和灵活，尤其在测试和验证方面有明显优势。
fpga交通灯引脚配置
06-02
FPGA交通灯引脚的配置需要根据具体的设计方案来确定。一般来说，交通灯的引脚需要与FPGA芯片的GPIO（通用输入输出）引脚相连接。在选择引脚时，需要考虑到信号传输的稳定性、信号干扰等因素。 具体来说，可以通过以下步骤进行FPGA交通灯引脚的配置： 1. 确定交通灯控制信号的输入方式，例如手动控制、自动控制或者红外线控制等。 2. 根据交通灯控制信号的输入方式，确定需要使用的FPGA GPIO引脚数量和类型。 3. 根据FPGA芯片的引脚布局图，选择合适的GPIO引脚，并将其与交通灯控制信号相连接。 4. 配置FPGA芯片的逻辑电路，使其能够接收、处理和输出交通灯控制信号。 需要注意的是，FPGA交通灯引脚的配置需要根据实际需求进行调整和优化，以确保系统的稳定性和可靠性。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值