FPGA学习笔记4 -- 加法器的实现

半加器

模块图及真值表

 

 

 

 

module half_add
(
	input wire in_1,
	input wire in_2,
	
	output wire sum,
	output wire count
);
	
	assign {count, sum} = in_1 + in_2;

endmodule

rtl综合电路

 测试文件testbench

`timescale 1ns/1ns

module half_add_tb;

	reg in_1;
	reg in_2;
	
	wire sum;
	wire count;
	
//模块的实例化
	half_add s0 (
	.in_1(in_1),
	.in_2(in_2),
	.sum(sum),
	.count(count)
	);
	
	initial begin
		#100;
		in_1 <= 1'b0;
		in_2 <= 1'b0;
		#100;
		in_1 <= 1'b1;
		in_2 <= 1'b0;
		#100;
		in_1 <= 1'b0;
		in_2 <= 1'b1;
		#100;
		in_1 <= 1'b1;
		in_2 <= 1'b1;
		#100;
		$stop;
	end
endmodule 

  • 0
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值