1.时钟源
HSI(内部时钟,一般为8MHZ)
HSE(外部时钟,一般为8M无源晶振)
PLL时钟
2.系统时钟
HSE高速时钟,最常用8M无源晶振
PLL时钟源,可以由HSE时钟和HSI时钟2分频提供,但由于HSI时钟源存在温漂,一般不作为PLL的时钟来源
PLL时钟PLLCLK,通过设置PLL的倍频因子,可对PLL的时钟来源进行倍频,一般为PLLCLK=8M(HSE)*9=72MHZ,如果想要超频增大倍频因子即可,最大不超过128M
系统时钟SYSCLK,时钟来源可以是HSI、HSE、PLLCLK,一般设置为SYSCLK=PLLCLK=72M
AHB总线时钟HCLK,系统时钟SYSCLK经过AHB预分频器分频之后得到的时钟为APB时钟总线,即HCLK,一般HCLK=SYSCLK=72M
APB2总线时钟PCLK2,APB2总线时钟由HCLK时钟经过APB2分频器得到,一般设置为PCLK2=HCLK=72M
APB1总线时钟PCLK1,APB1总线时钟由HCLK时钟经过低速APB1分频器得到,一般设置为PCLK2=HCLK/2=36M
3.设置系统时钟的步骤
1.使能HSE,并等待HSE稳定
2.设置AHB、APB2、APB1预分频因子
3.设置PLL时钟来源,设置PLL倍频因子,PLLCLK=HSE*9=72M
4.使能PLL
5.等待PLL稳定
6.选择PLL作为系统时钟来源
7.读取时钟切换状态位,确定PLLCLK被选为系统时钟
4.时钟树