Vivado使用
长弓的坚持
这个作者很懒,什么都没留下…
展开
-
Vivado中TCL的使用
Tcl介绍Vivado是Xilinx最新的FPGA设计工具,支持7系列以后的FPGA及Zynq 7000的开发。与之前的ISE设计套件相比,Vivado可以说是全新设计的。无论从界面、设置、算法,还是从对使用者思路的要求,都是全新的。看在Vivado上,Tcl已经成为唯一支持的脚本。Tcl(读作tickle)诞生于80年代的加州大学伯克利分校,作为一种简单高效可移植性好的脚本语言,目前已经广泛应用在几乎所有的EDA工具中。Tcl 的最大特点就是其语法格式极其简单甚至可以说僵化,采用纯粹的 [命令 选项转载 2020-10-25 21:39:49 · 7900 阅读 · 0 评论 -
Notepad++编写的Verilog文件导入Vivado,中文注释乱码问题
关于Notepad++编写的Verilog文件导入Vivado,中文注释乱码问题的解决方法在使用Notepad++新建Verilog文件,编写程序并加入中文注释,在Vivado工程下添加该文件,内置Editor显示的中文注释通常为乱码。而且修改保存后,在Notepad++显示的中文注释同样显示乱码。主要是由于Notepad++默认编码模式和Vivado编码格式不同。有两种解决办法。1.在Vi...转载 2019-06-12 12:51:41 · 4048 阅读 · 0 评论 -
Vivado中ASYNC_REG命令讲解
(*ASYNC_REG = "TRUE"*)命令用于声明寄存器能够接收相对于时钟源的异步数据,或者说寄存器是一个同步链路上正在同步的寄存器。这条命令可以放在任何寄存器上,除了设置它的值为TRUE外还可以设置为FALSE.例子:(*ASYNC_REG = "TRUE"*) reg [0:0] async_rst = 0;这样可以强制指定async_rst为异步时钟输入。原创 2018-01-27 22:01:26 · 7331 阅读 · 0 评论 -
FPGA开发要懂得使用硬件分析仪调试——ILA
0. ILA概述在FPGA开发中,当我们写完代码,进行仿真,确定设计没有问题后,下载到硬件上一般都能按照我们的设计意愿执行相应功能。但这也并非绝对的,有时候你会遇到一些突然情况,比如时序问题或者仿真时我没有考虑到某种情况,但实际中它确实存在的,这就会造成功能上的错误了。也有时候你的设计似乎你没法进行仿真或者做起来很费劲,比如设计一个SDRAM或者DDR控制器,让你相应写一个SDRAM或者DDR转载 2017-10-15 23:27:10 · 28766 阅读 · 2 评论 -
Vivado中使用逻辑分析仪ILA
FPGA综合出来的电路都在芯片内部,基本上是没法用示波器或者逻辑分析仪器去测量信号的,所以xilinx等厂家就发明了内置的逻辑分析仪。在vivado中叫 ILA(Integrated Logic Analyzer),之前在ISE中是叫ChipScope。基本原理就是用fpga内部的门电路去搭建一个逻辑分析仪,综合成一个ILA的core核伸出许多probe去探测信号线。下面逐步讲解在线debug转载 2017-10-15 23:22:25 · 14829 阅读 · 4 评论 -
vivado中设置多线程编译
VIVADO中一个run编译时支持的线程数如下表:(综合时一般是2线程) PlaceRouteWindows默认22Linux默认44Windows开启maxThreads=844Linux开启maxTh转载 2017-10-15 23:13:05 · 23890 阅读 · 3 评论 -
Vivado开发过程中生成的主要文件
在Xilinx ISE中不同的操作都有不同的文件类型对应,例如综合、布局、布线、生成比特流等都会产生特定格式的文件,在vivado中也是一样,只不过在vivado中,文件的格式相比于ISE中更加同一。 1,.dcp文件,在ise中每个过程都会产生特定格式的文件,例如.ncd, .pcf, .ngd等等,但是在vivado中,不论是综合还是布局布线都只会产生一种格式的文件,即.dcp文转载 2016-10-28 23:54:57 · 14388 阅读 · 0 评论 -
Vivado中IP核生成文件
正像我之前所说的,较XPS的IP核而言,Vivado IP核在创建、打包、使用等各方面都更加简单便捷,同样的Vivado IP核抛弃了以往复杂的IP核文件组织模式,仅使用一个component.xml文件对IP核进行描述。下面,我们就看一下这个component.xml如何替代*.mpd,*.pao等文件的。1、IP文件夹首先,打开一个IP核的文件夹,这里我挑的是用HLS生成的PWM转载 2016-10-28 23:51:53 · 13299 阅读 · 1 评论 -
用Tcl定制Vivado设计实现流程
http://xilinx.eetop.cn/viewnews-2359介绍了Tcl的基本语法以及如何利用Tcl在Vivado中定位目标。其实Tcl在Vivado中还有很多延展应用,接下来我们就来讨论如何利用Tcl语言的灵活性和可扩展性,在Vivado中实现定制化的FPGA设计流程。基本的FPGA设计实现流程FPGA的设计流程简单来讲,就是从源代码到比特流文件的实现过程转载 2016-11-04 23:58:03 · 4121 阅读 · 0 评论 -
Vivado Hardware Manager的使用
Hardware Manager是集成在VIVADO中的片上调试工具,功能类似于ISE套件中的Chipscope,但功能更加强大,且使用更加方便。Hardware Manager不仅能够管理本机或者远程连接的FPGA资源,将生成的bit文件下载,而且也可以对片上逻辑进行调试,Hardware Manager将片上调试的工作和文件集中在该工程的目录下,使得软硬件调试结合的更加紧密。 在实际转载 2016-10-22 22:32:23 · 11985 阅读 · 0 评论