![](https://img-blog.csdnimg.cn/20201014180756754.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
长弓的坚持
这个作者很懒,什么都没留下…
展开
-
FPGA资源利用率报告中的LUT和LUTRAM有什么区别
通过Report Utilization查看资源利用率报告时,会生成如下图所示的一个表格。在这个表格中Resource对应的列会有LUT和LUTRAM,那么两者到底有什么区别呢?是包含关系吗?不过,可以断定的是LUTRAM是指将LUT用做分布式RAM/ROM,换句话说是指SLICEM中的LUT被用做了存储单元,那么这里的存储单元是否包含移位寄存器(SRL)呢?为了验证我们看如下一个设计。这...转载 2020-01-04 21:59:25 · 16356 阅读 · 4 评论 -
ISE和Modelsim联合仿真
相信很多人会遇到过这个问题,不知如何让ISE调用Modelsim进行仿真。我也迷糊了不少时间,查查找找,终于弄明白了,所以有了本文,和大家分享一下。我尽量讲得详细点儿,多多上图。 我的环境:Windows 7 64位,Xilinx ISE Design Suite 13.4(D:\Xilinx\13.4),ModelsimSE-64 10.1a(D:\modeltech64_10.1a,转载 2018-02-04 22:45:44 · 954 阅读 · 0 评论 -
7系列GTX中的疑惑
1、PCOMMA与MCOMMA指什么? PCOMMA是指RD-部分的数据,MCOMMA是指RD+部分的数据。2、risk信号作用?risk信号来指示有效的K码。 如果不选择用8b10b来编码,是需要对齐的。无论是选择64b/66b还是None。 3、对齐的边界(alignment boundaries)?个人在这里理解为对齐位置在输出的数据的字节位。如下图4、当不选择内部加扰时,就不需要选择K码检...转载 2018-03-14 13:01:12 · 3842 阅读 · 1 评论 -
FPGA 的I/O BANK介绍
一般fpga都分为若干个bank例如xilinx的高端fpga,能分为22甚至更多个bank这么做主要是为了提高灵活性因为fpga的io支持2.5V 3.3v等等种类电平输入输出为了获得这些IO电平,就需要在对应bank的供电引脚输入对应的电源电压这样在一些复杂的系统中非常实用,例如cpu + fpga的系统中,cpu的io电压一般是2.5v而很多其他ic都是3.3V,就可以使用fpg...转载 2018-04-01 16:47:17 · 21257 阅读 · 6 评论 -
FPGA 中的latch 锁存器
一直都知道fpga中有latch这么一回事,但是一直都不太清楚到底什么是锁存器,它是怎么产生的,它到底和寄存器有多少区别,它怎么消除。为什么说他不好? 一,是什么 锁存器是一种在异步时序电路系统中,对输入信号电平敏感的单元,用来存储信息。一个锁存器可以存储1bit的信息,通常,锁存器会多个一起出现,如4位锁存器,8位锁存器。 ...转载 2018-04-05 11:19:16 · 5079 阅读 · 1 评论 -
FPGA异步时序和多时钟模块
第六章 时钟域有一个有趣的现象,众多数字设计特别是与FPGA设计相关的教科书都特别强调整个设计最好采用唯一的时钟域。换句话说,只有一个独立的网络可以驱动一个设计中所有触发器的时钟端口。虽然这样可以简化时序分析以及减少很多与多时钟域有关的问题,但是由于FPG**外各种系统限制,只使用一个时钟常常又不现实。FPGA时常需要在两个不同时钟频率系统之间交换数据,在系统之间通过多I/O接口接收和发送数据...转载 2018-04-13 13:26:52 · 3100 阅读 · 0 评论 -
Verilog中for语句的使用
在C语言中,经常用到for循环语句,但在硬件描述语言中for语句的使用较C语言等软件描述语言有较大的区别。 在Verilog中除了在Testbench(仿真测试激励)中使用for循环语句外,在Testbench中for语句在生成激励信号等方面使用较普遍,但在RTL级编码中却很少使用for循环语句。主要原因就是for循环会被综合器展开为所有变量情况的执行语句,每个变量独立占用寄存器资源,每条...转载 2018-05-21 13:19:27 · 12881 阅读 · 0 评论