Makefile的学习之路

一条闲鱼。

已于 2024-06-14 14:09:24 修改

阅读量690

点赞数 7

文章标签：学习

于 2024-06-11 17:42:56 首次发布

本文链接：https://blog.csdn.net/wy749929317/article/details/139267634

版权

`1、简介`

makefile是一个用于自动化构建程序的脚本文件，它包含一组规则，这些规则描述了如何从一个或多个源文件（如.c/.cpp文件）编译生成目标文件（如.o文件）再链接生成可执行文件（如.exe文件）或库（如.dll文件）。makefile的好处就是自动编译，只需一个make命令就能完成整个工程的编译。

gcc：可以简单的认为是编译器，它可以编译多种语言（如C、C++、Java等）。我们的程序中包含很多的源文件，都可以用gcc命令逐个编译，但当源文件太多时就容易混乱且工作量大，这时就需要批量处理，因此就有了make工具。

make：可以看成是一个智能的批处理工具，它没有编译和链接功能，而是通过执行makefile文件中用户指定的命令来完成编译和链接。

makefile：该文件中包含了调用gcc去编译某个源文件的命令。当工程非常大时，手写makefile也比较麻烦，因此就有了cmake工具辅助生成makefile文件。

cmake：也有自己的一套规则，它根据CMakeLists.txt文件更简单的生成makefile文件。

那有没有更简单的工具来生成CMakeLists.txt文件呢？

答：no，这就需要自己动手了。

2、语法规则

目标 ... : 依赖 ...
	命令1
	命令2
	. . .

目标：即要生成的文件，默认情况下makefile的第一个目标为终极目标；

依赖：即生成目标文件所需要的源文件；

命令：即通过执行命令由依赖文件生成目标文件，注意每条命令之前必须有一个tab；

all：makefile文件默认只生成第一个目标文件即完成编译，但我们可以通过all指定所需要生成的目标文件。

all: target1 target2 target3
target1:
# 编译规则1
target2:
# 编译规则2
target3:
# 编译规则3

3、变量

‘$’符号通常表示取变量的值，当变量名多于一个字符时，使用"( )"；

‘$^’ 表示所有的依赖文件；

‘$@’ 表示生成的目标文件；

‘$<’ 表示第一个依赖文件；

‘:=’ 符号用于变量赋值（当前值）；

‘=’ 符号用于变量赋值（整个makefile中最后被指定的值）；

‘?=’ 符号表示如果该变量没有被赋值，则赋值等号后的值；

‘+=’ 符号表示将符号后面的值追加到前面的变量上；

4、函数

# 匹配当前目录下所有.c文件
SRC = $(wildcard *.c)

# 将SRC中所有文件名中的.c替换成.o
OBJ = $(patsubst %.c, %.o, $(SRC))

ALL: hello.out

hello.out: $(OBJ)
    gcc $(OBJ) -o hello.out

%.o: %.c
    gcc -c $< -o $@

clean:
        rm -rf $(OBJ) hello.out
 
.PHONY: clean ALL

wildcard：是make工具提供的一个函数，用于查找匹配模式的所有文件名；

patsubst：该函数用于匹配模式替换，基于一种模式替换文本字符串中另一部分；

5、伪目标.PHONY

为目标只是个标签，clean是个伪目标，没有依赖文件，只有make来调用时才执行；

6、嵌套执行makefile

在一些大工程中，会把不同模块的源文件放在不同目录中，我们可以在每个目录中都写一个makefile，这有利于让我们的makefile更简洁。列如在子目录subdir目录下有个Makefile文件，来指明这个目录下文件的编译规则。外部总控Makefile可以这样写

subsystem:
            cd subdir && $(MAKE)
其等价于：
subsystem:
            $(MAKE) -C subdir

如果需要传递变量到下级makefile中，可以这样写

export variable := value

如果不想传递变量到下级makefile中，可以这样写

unexport variable := value

7、makefile示例

假设有一个项目结构如下：

myproject/  
├── Makefile    # 主Makefile  
├── src/  
│   ├── main.c  
│   └── Makefile # src目录的Makefile  
└── include/  
    └── myheader.h

主makefile

# myproject/Makefile  
  
# 设置编译器和编译选项  
CC=gcc  
CFLAGS=-Wall -Iinclude  
  
# 定义子目录  
SUBDIRS=src  
  
# 默认目标  
all: $(SUBDIRS)  
  
# 伪目标，用于构建子目录  
.PHONY: $(SUBDIRS)  
  
# 递归地调用子目录中的Makefile  
$(SUBDIRS):  
    $(MAKE) -C $@  
  
# 清理目标，也递归地调用子目录中的清理目标  
clean:  
    for dir in $(SUBDIRS); do \  
        $(MAKE) -C 
$$
dir clean; \  
    done  
  
# 安装目标（示例）  
install:  
    # 这里你可以添加安装命令，比如复制到某个目录  
    echo "Installing project..."  
  
# 卸载目标（示例）  
uninstall:  
    # 这里你可以添加卸载命令，比如从某个目录删除文件  
    echo "Uninstalling project..."

src目录下makefile

# myproject/src/Makefile  
  
# 假设我们有一个名为main的目标文件  
OBJ=main.o  
  
# 链接main.o生成可执行文件  
main: $(OBJ)  
    $(CC) $(CFLAGS) -o $@ $^  
  
# 编译main.c生成main.o  
%.o: %.c  
    $(CC) $(CFLAGS) -c $< -o $@  
  
# 清理目标  
clean:  
    rm -f $(OBJ) main  
  
# 依赖项（如果需要）  
# DEPS = ...  
# ...（依赖项的处理）