主要研 究内容 |
应用硬件描述语言HDL和 FPGA 可编程技术,遵循 IEEE 754 浮点数标准的表示方法和运算规则,在 FPGA 芯片上实现一个浮点型除法器,并用EDA仿真软件进行仿真验证。
|
主要技 术指标(或研究目标) | 1.掌握QuartusII、Modelsim等EDA软件的使用方法并会用硬件语言编程; 2.了解IEEE754浮点数标准的表示方法和运算规则; 3.使用硬件描述语言Verilog HDL或VHDL编写程序实现浮点型除法器,并完成功能仿真。 |
主要参 考文献 | 1. 陈冬,李小珉.浮点运算的FPGA实现[J].微计算机信息.2007,23:208-209 2. 周立功.SOPC嵌入式系统基础教程 [M].北京:北京航空航天大学出版社,2006 3. 周立功.SOPC嵌入式系统实验教程(一)[M].北京:北京航空航天大学出版社,2006 4. 刘若珩.双精度浮点运算单元的设计[D].万方硕博论文库,2001 |
求助各位大哥大姐!我学的是单片机,可选课程设计选了嵌入式,很棘手啊!加上提前就业根本没时间去学校做设计,相信会者不难,谁要是伸把手,兄弟不胜感激。如果有啥要求可以加我Q 744717727 注明(课程设计) 谢谢