ASIC 前端功能验证等级与对应年薪划分(IC验证)

对于ASIC的前端功能验证(不含SOC的IP集成验证)：
1. 只会在别人搭建的环境上跑跑用例。
------------------------------------------------年薪<8W
2. 若还会在别人搭建的环境上构造用例。
------------------------------------------------年薪<10W
3. 若还会对测试点进行简单的分解，并能利用脚本或高级语言进行简单的编程，搞些自动化。
------------------------------------------------年薪<14W
4. 若自个能独立搭建自动化程度较高的验证环境(模块级，用高级语言C++/SV/SC)，基本能独立进行模块级的全流程验证(含FL制定、测试点分解、随机程序编写、自动化验证环境编写)。
------------------------------------------------年薪 <20W
5.若能利用高级语言(C++/SC/SV)独立搭建中等以上的模块级全自动化验证平台、该平台拥有良好的扩展性和移植性，能利用流程(结队编程/检视等)、工具、脚本、程序进行完备性验证(如代码覆盖率/功能覆盖率/形式验证等)。能够编写验证用的算法模型。 能有效指导他人进行验证工作。
------------------------------------------------年薪<35W
6.精通面向对象设计，精通C++编程(SV/SC是它的衍生品)，能够进行系统级EDA验证平台(软件代码30万行以上)的设计和带领团队分工实现，能够将软件工程的方法学(抽象、层次化和模块化)熟练应用到验证平台设计中。精通verilog数字设计。能够制定一款中大型ASIC产品的验证策略(含EDA前仿、FPGA仿真、TapeOut后仿)。熟练掌握验证对象的算法。能够利用C/C++开发验证用的参考模型，能够进行性能验证。能带领10人以上的团队。
------------------------------------------------年薪<75W
      对于ASIC的前端功能EDA验证来说，一个懂得数字电路设计的软件工程师是最好的人才。很火的VMM这套难吗？就8000多行代码。基本就是将软件工程中的模块化和层次化应用到EDA验证中。对于懂得面向对象设计的人来说，VMM很简单了。话说回来，VMM对提高业界验证工程师的认知是很有帮助的。软件设计能力体现在抽象和分解上，若软件能力强，则进行FL/TP分解是不存在任何障碍的。
      一般来说，大型外企(如AMD、Intel等)设在中国的ASIC验证岗位在技能上要求不会超过上述划分的4.5级。因为4.5级以上就要求你必须掌握验证对象(即RTL或算法实现)。若老外能够开放RTL或算法模型，那也是些边边角角的非关键模块。若你的收入超过了对应的薪水，个人觉得你应该感觉到庆幸了，呵呵。面试过一些在外企(或给外企)做EDA验证的，平均业务能力很一般，薪水要求确不低(也许能力强的不跳槽，呵呵)
      故建议有志从事ASIC验证的兄弟姐妹，多在软件能力和面向对象设计(VMM方法学也可)上提升，优秀的ASIC前端验证工程师需掌握一些语言和特殊工具：
         算法模型：C++、C、CCSS、Matlab等
         数字设计：verilog
         平台开发：C++、SystemVerilog/VMM 、SystemC、
         脚本语言：Perl、cshell、TCL