前言
关于DAC/ADC这一块，一直是处于远而观之的状态，终于决定抽个时间来学习一下。ADI上面有很多参考资料，个人觉得很不错，就以此为基做一下简单的总结。有误之处请大家不吝赐教哈！
一、DAC概述
DAC（数模转换器）是数字系统与模拟世界之间的桥梁，负责将离散的数字信号转换为连续的模拟信号。其核心应用场景包括音频处理、通信系统、工业控制、仪器仪表等。本文将初步解析DAC的工作原理、主流架构、选型要点及设计技巧。
二、DAC基本原理
1. 核心功能
DAC将N位二进制数字输入转换为对应的模拟电压或电流输出，输出值与输入码的权重成比例。
关键公式：
其中，D为输入数字码，Vref为基准电压，N为分辨率（位数）。
2. 核心参数
-
分辨率（Resolution）：最小可分辨的模拟量（1 LSB，LSB概念可参考ADC或DAC中的LSB）。例如，12位DAC的LSB为Vref/4096。
-
积分非线性（INL）：实际输出与理想直线的最大偏差。
-
微分非线性（DNL）：相邻码间跃迁的误差。
-
建立时间（Settling Time）：输出稳定到目标误差带内所需时间。
-
动态范围（SFDR）：无杂散动态范围，反映谐波失真水平。
三、DAC主流架构
1. 串型DAC（Kelvin分压器）
-
原理：由2^N个等值电阻串联，通过开关选择抽头输出。
-
特点：单调性强、低毛刺，但电阻数量随位数指数增长，适合低分辨率（6-8位）场景，如数字电位器。
-
典型应用：AD5245数字电位器。
2. 温度计DAC（全解码DAC）
-
原理：使用2^N-1个等值电流源，通过温度计码控制开关。
-
特点：无码相关毛刺，适合高速、低失真场景，但复杂度高。
-
典型应用：高速通信DAC（如ADI AD9736）。
3. 二进制加权DAC
-
原理：每位对应权重电阻/电流源（1:2:4:8...），通过开关组合生成输出。
-
特点：结构简单，但高位误差影响大，需高精度匹配。
-
变种：R-2R梯形网络（仅需两种阻值，适合集成电路）。
四、DAC选型要点
1. 分辨率与速度
-
音频处理：16-24位，采样率≥48 kHz。
-
通信系统：12-16位，速度达GSPS级（如ADI AD9172支持12.6 GSPS）。
-
工业控制：12-18位，低速但高精度（如TI DAC8830）。
2. 接口类型
-
并行接口：高速场景（LVDS/PECL）。
-
串行接口：SPI/I²C，节省引脚（如AD5686）。
3. 输出类型
-
电压输出：需缓冲，适合驱动高阻抗负载。
-
电流输出：需I/V转换，适合高速场景（如TxDAC系列）。
4. 功耗与封装
-
低功耗设计：选择关断模式（如MAX5216功耗<1 μA）。
-
封装：QFN、BGA适合紧凑设计，SOT-23适合简单电路。
五、DAC设计注意事项
1. 基准电压设计
-
选择低噪声、高稳定性的基准源（如ADR4550，噪声1.8 μVpp）。
-
基准去耦：添加10 μF钽电容 + 0.1 μF陶瓷电容。
2. 输出缓冲与滤波
-
缓冲器：使用高速运放（如ADA4897）降低输出阻抗。
-
抗混叠滤波：LC/RC低通滤波器，截止频率≤奈奎斯特频率。
3. 抗干扰设计
-
电源隔离：模拟/数字电源分割，磁珠隔离。
-
PCB布局：缩短模拟走线，避免平行数字信号线。
六、典型应用案例
1. 音频DAC
-
需求：24位/192 kHz，THD+N < -100 dB。
-
方案：CS43198 + OPA1612运放，支持DSD解码。
2. 通信发射链路
-
需求：14位，2.5 GSPS，SFDR >70 dBc。
-
方案：ADI AD9144，支持JESD204B接口。
3. 工业PLC控制
-
需求：16位，±10 V输出，隔离设计。
-
方案：AD5758（集成隔离和故障检测）。
七、常见问题（FAQ）
Q1：如何改善DAC的SFDR性能？
-
使用分段架构DAC，减少码相关毛刺。
-
优化时钟抖动（<1 ps RMS），选用低相位噪声时钟源。
Q2：DAC输出出现台阶现象怎么办？
-
检查电源和地回路，增加去耦电容。
-
验证数字信号完整性，避免码间串扰。
八、总结
DAC的设计需权衡分辨率、速度、功耗与成本。选型时需明确应用场景，重点关注动态性能和接口兼容性。随着工艺进步，高集成度、多通道DAC（如AD9175）正成为主流，助力5G和AI边缘计算的发展。
扩展阅读：
源码与工具：
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
