调了两星期,终于确定问题出在哪了。为了节省IO,板子设计的是SDRAM和FLASH、LAN共享地址线和数据线。Flash的地址线接到tri_state_bridge,它不管位宽是多少,始终和A0对齐。SDRAM则不是,刚开始看手册看得不明白,经过测试才发现。板子做出来后,单独测试SDRAM、FLASH没有问题,整合在一起时,FLASH总是会有一些错误的读写数据。开始怀疑是FLASH读取的时序有问题,把Datasheet看了几遍,不断地调整时序,运行测试,花了大量时间。不得不说Quartus编译起来太慢了,太耗时间了。确定硬件方案还是要仔细外加小心,最好选用已有的成熟方案,新的想法害死人!
SDRAM和FLASH等外设共享地址线和数据线
最新推荐文章于 2023-03-17 15:19:04 发布