ARM的SDRAM、LED、中断硬件原理及源程序

集成开发环境的配置说明与ARM的SDRAM、LED、中断硬件原理及源程序

一、实验目的

（1）了解S3C2410X处理器的存储空间分配，学习实验台存储器接口电路原理，并能够对存储区空间进行配置，对存储区空间进行读写访问。

（2）学习实验台地址总线和数据总线的驱动缓冲电路原理，掌握利用S3C2410X处理器地址总线扩展的I/O来点亮LED、驱动蜂鸣器。

（3）掌握S3C2410X处理器中断响应过程，学习实验台外部中断输入电路的原理，掌握ARM中断处理程序的编写方法。

二、实验设备

   硬件：EMBEST实验平台，ULINK2仿真器，PC机，串口线。

    软件：uVision IDE for ARM集成开发环境。

三、实验内容

编写程序，当未按下实验箱上的按键KEY1或KEY2时,LED为常灭，当用户按下实验箱上的按键KEY1或者KEY2时，进入中断服务子程序。

在中断服务子程序中进行如下操作：驱动蜂鸣器响一声，然后驱动LED按规律的点亮和熄灭，接着程序修改SDRAM存储器地址0x30E00000——0x30F00000处的内容。

LED灯具体亮灭规律如下：LED1亮 —>LED2亮—>LED3 亮—>LED4亮    ->LED1灭—>LED2灭—>LED3灭 —>LED4 灭 —> 全亮—> 全灭—>全亮—>全灭。 

修改SDRAM存储器时只对每个地址高半个字处写入1234，低半个字保持原来内容不变。

四、硬件电路原理

     （1）  存储控制器特点及存储器连接原理

  S3C2410X存储控制器主要特性包括：

a）  S3C2410X具有27位地址总线，与8 个片选信号配合可寻址1GB存储空间。

b）  1GB可寻址存储空间划分为8个Bank,每个Bank的存储空间大小为128MB。片选信号线nGCS[0]~nGCS[7]与BANK0~BANK[7]对应。

c）  BANK0~BANK5可配接ROM、SRAM类型的存储器；BANK6和BANK7可配接ROM、SRAM、SDRAM类型的存储器。

d）  BANK0~BANK6 的起始地址是固定，BANK7的起始地址是可变的。

e）  每个BANK的数据总线宽度可设置，其中BANK0可设置为16/32位宽度；BANK1~BANK7可设置为8/16/32位宽度。

f）  支持NAND  FLASH和NOR FLASH两种启动模式，启动模式和BANK0的总线宽度由OM[1：0]引脚决定。

实验箱核心板上有3种类型的存储器， NOR  FLASH（一片Am29LV160DB），NAND  FALSH（一片K9F1208），SDRAM（2片HY57V561620FTP） 。

NORFLASH的特点是应用程序可以直接在FLASH闪存内运行，不必再把代码读到系统RAM中。NOR FLASH的传输效率很高，在1~4MB的小容量时具有很高的成本效益，但是很低的写入和擦除速度大大影响了它的性能。

而NAND FLASH在芯片面积、单元密度、容量、写入数据速度、功耗、使用寿命和成本等方面具有明显优势，但NAND FLASH需要特殊的管理和控制接口。

SDRAM的存储容量大、读写速度快、支持突发式读写，在本系统中两片HY57V561620FTP并联组成位宽32位、存储容量共64MB的SDRAM存储体，用作主内存。

核心板上BOOT跳线可以选择是NAND FLASH启动还是NOR FLASH启动：BOOT跳线断开时为NOR FLASH启动方式，数据总线宽度为16位；BOOT跳线合上时为NAND FLASH启动方式,数据总线宽度为8位。

NANDFLASH和NOR FLASH两种启动模式的存储空间分配如图4-1所示。

 

图4-1 存储空间分配图

 注：（1）SROM表示存储类型为ROM或者SRAM

（2）本次实验将程序下载到NOR  FLASH中运行，所以跳线断开。程序中对地址为0x30E00000——0x30F00000处的内容进行读写访问也即访问SDRAM存储器中内容。

    SDRAM的电路连接原理图如图4-2所示：nGCS6（nSCS0）与片选信号相连，表明SDRAM占用BANK6，实际的物理地址为0x30E00000——0x33FFFFFF。

 

图4-2 SDRAM的电路连接原理图

     （2）    地址总线扩展I/O

实验台上有4个状态可编程的LED灯（LED1~LED4）ÿ