- 博客(12)
- 资源 (23)
- 收藏
- 关注
原创 Zedboard VmodCAM PIN Constraint
自己画了一块FMC-VHDCI四层板,外接VmodCAM,接口定义如下#CAMA PIN CONSTRACTNET "CAMA_D_I[7]" LOC = T17 | IOSTANDARD = LVCMOS33;NET "CAMA_D_I[6]" LOC = T16 | IOSTANDARD = LVCMOS33;NET "CAMA_D_I[5]" LOC = M21 |
2014-05-18 13:54:57 2406 7
转载 ubuntu下安装 Source insight
习惯了在source insight下编辑阅读源码,在linux下用vi总是用不好 ,还是在ubuntu上用回熟悉的source insight。在ubuntu中,安装windows程序用wine,然后用wine安装windows软件即可。安装wine在终端输入以下命令:[plain] view plaincopysudo apt
2014-05-29 09:37:56 936
原创 VmodCAM 初始化
; WIP Last Changed Rev: 2172;************************************************************************************** ; Copyright 2011 Aptina Imaging Corporation. All rights reserved.
2014-05-27 20:34:22 1560
转载 c语言结构体指针初始化
今天来讨论一下C中的内存管理。记得上周在饭桌上和同事讨论C语言的崛起时,讲到了内存管理方面我说所有指针使用前都必须初始化,结构体中的成员指针也是一样有人反驳说,不是吧,以前做二叉树算法时,他的左右孩子指针使用时难道有初始化吗那时我不知怎么的想不出理由,虽然我还是坚信要初始化的过了几天这位同事说他试了一下,结构体中的成员指针不经过初始化是可以用(左子树和右子树指针)那
2014-05-22 21:33:13 962
原创 Chipscope 仿真VmodCAM IIC程序
Chipscope 仿真VmodCAM IIC程序: 目的:熟悉EDK中建立chipscope1:搭建硬件平台 硬件平台如下所示:具体的EDK设计流程参见XILINX大学workshop http://china.xilinx.com/support/university/professors.htm
2014-05-20 10:47:57 2478
原创 VmodCam top verilog
`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 17:19:25 05/13/2014 //-----------------------
2014-05-14 18:21:16 2061
原创 matlab之图像处理(2)
diagram = imread('lena1.png')diagram = rgb2gray(diagram);%------------------------------将图片转换为灰度图N=120M=100% B = roipoly(diagram)% [B,c,r] = roipoly(diagram)%统计图像的直方图% h = imhist(di
2014-05-11 16:18:06 2799
原创 FIR滤波器(1)- 基础知识
FIR滤波器广泛应用于数字信号处理中,主要功能就是将不感兴趣的信号滤除,留下有用信号。FIR滤波器是全零点结构,系统永远稳定;并且具有线性相位的特征,在有效频率范围内所有信号相位上不失真。在无线通信收发机中的DDC/DUC模块,抽取和内插都需要加入滤波器以防止信号在频谱上混叠,最典型的是采用FIR滤波器实现半带滤波器。 FIR滤波处理如下式所示,其中x(n)为输入信号,h(
2014-05-08 20:33:10 45002 8
原创 图像融合
System Generator安装之后可以在Simulink中调用相应的模块进行视觉算法的搭建,我两台电脑上分别是ISE12.3+matlab2010a, ISE10.1+Matlab2010a。需要注意的是ISE和Matlab之间是有型号匹配的。 首先要打开FPGA,打开Simulink,新建一个Model。 在Xilinx Blockset
2014-05-06 10:37:09 2035 1
原创 IEEE Floating Point Standard (IEEE754浮点数表示法标准)
浮点数与定点数表示法是我们在计算机中常用的表示方法 所以必须要弄懂原理,特别是在FPGA里面,由于FPGA不能像在MCU一样直接用乘除法。定点数首先说一下简单的定点数,定点数是克服整数表示法不能表示实数的缺陷,那么我们就可以通过将实数乘上一个分数来实现,当然要是分数就是2^-i倍数,那么我们的定点数表示法就是精确的表示,但是很不幸我们自然界中的树并不是那么凑巧。所以定点数只能是近视表示实数
2014-05-05 17:59:34 5387 1
原创 ISE 中使用system generate
本文讲解简单的ISE中使用system generate,system generate基本使用规则在此不详细说明可以见博客http://blog.csdn.net/xiabodan/article/details/25043779需要工具1:ISE14.7(带有system generate 14.7)2:matlab R2012b实现-模型在simulink 中建立一个模型
2014-05-05 15:34:20 3688
转载 System Generator入门
System generator 安装之后会在Simulin模块库中添加一些Xilinx FPGA专用的模块库,包括Basic Element,Communication,Control Logic,DataTypes,DSP,Math,Memory,Shared Momory,Tool等模块库,只有使用这里的模块才能进行FPGA算法的仿真以及进行综合等等。 使用这些模块就
2014-05-05 13:38:39 15510 1
TCP网络调试助手
2014-07-19
VESA and Industry Standards and Guidelines for Computer Display Monitor Timing
2014-06-12
color space 颜色空间
2014-06-12
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人