xiangyuqxq的专栏

转载 『C程序设计』读书笔记

『C程序设计』读书笔记关键字：c语言原作者姓名：loose_went文章原出处：vczx.com 写在前面：　　《C程序设计》可以说是一本再基础不过的编程书了，但每读一遍的感觉却都是不同的，可以说，每读一遍，都会有很多新的收获。真所谓老书再读，回味无穷啊！此笔记是《C程序设计》谭浩强编著，清华大学出版社出版。除了将书中的重点知识点记下来外，也加入了我对知识点的理解，

转载 冯·诺伊曼结构和哈佛结构

冯·诺伊曼结构和哈佛结构       冯·诺伊曼结构       冯·诺伊曼结构，也称普林斯顿结构，是一种将程序指令存储器和数据存储器合并在一起的存储器结构。程序指令存储地址和数据存储地址指向同一个存储器的不同 物理位置，因此程序指令和数据的宽度相同，如英特尔公司的8086中央处理器的程序指令和数据都是16位宽。　　目前使用冯·诺伊曼结构的中央处理器和微控制器有很多。除了上面提到的

转载 c/c++中内存区域划分大总结

一. 在c中分为这几个存储区1.栈 - 由编译器自动分配释放2.堆 - 一般由程序员分配释放，若程序员不释放，程序结束时可能由OS回收3.全局区（静态区），全局变量和静态变量的存储是放在一块的，初始化的全局变量和静态变量在一块区域，未初始化的全局变量和未初始化的静态变量在相邻的另一块区域。- 程序结束释放4.另外还有一个专门放常量的地方。- 程序结束释放

转载 C语言复习之结构体基础知识

一.基础知识1.聚合数据类型(aggregate data type)能够同时存储超过一个的单独数据。C提供了两种类型的聚合数据类型，数组和结构。（1）数组是相同类型的元素的集合，它的每个元素是通过下标引用或指针间接访问来选择的。（2）结构也是一些值的集合，这些值称为它的成员（member）,但一个结构的各个成员可能具有不同的类型。2.数组元素可以通过下标访问，这只

转载 预处理

一.前言1.编译一个C程序涉及很多步骤。其中第一步骤称为（preprocessing）阶段。C预处理器(preprocessor)在源代码编译之前对其进行文本性质的操作。2.它的主要任务包括删除注释、插入被#include指令包含的内容、定义和替换由#define指令定义的符号以及确定代码的部分内容是否应该根据一些条件编译指令经行编译。二.预定义符号1.以下为预处理

转载 预处理

一.前言1.编译一个C程序涉及很多步骤。其中第一步骤称为预处理（preprocessing）阶段。C预处理器(preprocessor)在源代码编译之前对其进行文本性质的操作。2.它的主要任务包括删除注释、插入被#include指令包含的内容、定义和替换由#define指令定义的符号以及确定代码的部分内容是否应该根据一些条件编译指令经行编译。二.预定义符号1.以下为

转载 嵌入式C语言编程小知识

1.   流水线被指令填满时才能发挥最大效能，即每时钟周期完成一条指令的执行(仅指单周期指令)。如果程序发生跳转，流水线会被清空，这将需要几个时钟才能使流水线再次填满。因此，尽量少的使用跳转指令可以提高程序执行效率，解决发案就是尽量使用指令的“条件执行”功能。2.   在LPC2200系列中：可以通过过下面的程序延迟10毫秒：for(i=0;i  {

转载 贴片电阻电容的封装形式及尺寸

贴片电阻电容的常见封装有9种，用两种尺寸代码来表示，一种尺寸代码是由4为数字表示的EIA（美国电子工业协会）代码，前两位与后两位分表表示电阻的长和宽，以英寸为单位，比如我们常说的0805封装就是指英制EIA代码；另一种是米制代码，也是由4位数字表示，前两位与后两位也用来分表表示电阻的长和宽，其单位是毫米。  下图是贴片阻容元器件的示意图。  下表列出了英制和公制代码的关系及上图中的详细

原创 可重用设计--使用符号常量和parameter

可重用设计--使用符号常量和parameter好的设计习惯会在HDL代码中避免使用“魔鬼数字”，而是尽量采用符号常量。Verilog HDL中，使用关键字localparam声明符号常量4位全加器的Verilog HDL描述module adder_carry_hard_lit(input wire [3:0] a, b,output wire [3:0] su

转载 verilog 不可综合语句 总结 汇总

（1）所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand，or，nor，xor，xnor，buf，not，bufif0，bufif1，notif0，notif1，if，inout，input，instantitation，module

转载 I2C总线

http://hi.baidu.com/yangfengyuk/blog/item/16e586fa52fd211f6d22ebfe.html/cmtid/c2d8e62ba4da1a345243c178I2C(Inter－Integrated Circuit)总线是一种由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备。I2C总线产生于在80年代，最初为音频和视频设备

转载 DC关于set_max_fanout的准确理解和说明

ports, design, connected, specified在DC 的ug中说“the tool ensures the total loads connected to the input ports is small enough to keep the fanout no more the maximu value；”很多人不能理解为什么set_max_fanout

转载 倍频电路

转载 两个不相关时钟间的异步切换

转载 IC前端设计絮论

前端设计做了几年，写一些东西来纪念一下。        基于工程经验，和一些书籍，比较繁琐，欢迎讨论。  1.1 描述组合电路1.1.1 always(Verilog-HDL)/process(VHDL)与function●组合电路的描述可以使用always(Verilog-HDL)/process(VHDL)、 function(Verilog-HDL/VHDL)或并

转载 数字IC工程师的技能树

数字IC工程师的技能树今天与同事聊起了IC工程师的修养等问题，结合不久前的一个想法，总结成文，抛砖引玉，欢迎讨论和补充，转载请注明。RTL语言仅仅就是Diablo里面女巫的火球。。。是首个技能，但你升到20级也就是个火球。。。当然对别的技能是有加成的哦其他主要技能是，算法逻辑设计与IP集成评估:设计的要求基本要看得懂算法文档做实现，定点化和一些数学基础。特定

转载 DC/DC转换器设计中接地线的布线技巧

在设计印刷线路板时，设计工程师都会仔细思考铜线的走线方式和元器件的放置问题。如果没有充分考虑这两点，印刷线路板的效率、最大输出...　　在设计印刷线路板时，设计工程师都会仔细思考铜线的走线方式和元器件的放置问题。如果没有充分考虑这两点，印刷线路板的效率、最大输出电流、输出纹波及其它特性都将会受到影响。产生这些影响的两个主要原因则是地线(GND、VSS)和电源线(+B、VCC、VDD)的

转载 说说Timing这回事

Intro问：一个FPGA设计项目需要用哪些评判标准来检验？功能正确；时序收敛；资源消耗少。时序收敛，即Timing Closure，意思是使设计的各项时序指标能满足设计前所制定要求。因此，整个过程分为两部分：制定时序要求满足时序要求Timing Constraints Classes制定时

转载 【基于Verilog的数字频率计设计】原创.上电测试OK

/******************************************************************************************Author:  荷包蛋E-mail： shuangfeiyanworld@163.comDevice:  EP2C8Q208C8Tool:    Quartus 8.1Function:数字频率计

转载 时序优化一例

《时序优化一例（一）》学习时序也有一段时间了，一直也没分享什么学习笔记。这次以时序优化为例，检验一下这阶段的学习成果。         关于时序方面的东西也看了、学了很多，就是练得很少，在平常自己的设计中很难找到非常针对的设计来练习，只能在今后的学习中慢慢发掘了。最近在整一个设计，在要求的指标下时序是满足的，但是为了拿它练手，故意将它的时钟约束提高一倍：create_clock -na

转载 ic设计前端到后端的流程和eda工具？

ic设计前端到后端的流程和eda工具？   设计前端也称逻辑设计，后端设计也称物理设计，两者并没有严格的界限，一般涉及到与工艺有关的设计就是后端设计。   1：规格制定：客户向芯片设计公司提出设计要求。   2：详细设计：芯片设计公司（Fabless）根据客户提出的规格要求，拿出设计解决方案和具体实现架构，划分模块功能。目前架构的验证一般基于systemC语言，对价后模

转载 FPGA中系统运行频率计算方法

我们的设计需要多大容量的芯片？我们的设计能跑多快？这是经常困扰工程师的两个问题。对于前一个问题，我们可能还能先以一个比较大的芯片实现原型，待原型完成再选用大小合适的芯片实现。对于后者，我们需要一个比较精确的预估，我们的设计能跑50M，100M 还是133M？　　首先让我们先来看看Fmax 是如何计算出来的。图（1）是一个通用的模型用来计算FPGA的。我们可以看出，Fmax 受Tsu ， T

转载 关于一阶状态机跳转问题的研究与心得

转自：http://www.cnblogs.com/craftor/archive/2011/04/09/2010461.html简单来说，HDL的精髓就是if、case、FSM（有限状态机），而if、case通常又是伴随在状态机之中的。所以，状态机的重要性是毋庸置疑的。通常，在一个always或者process中，用到的都是一阶的状态机比较多，二阶以上的较复杂，代码可读性不高，所以不用常

转载 Multisim10在51单片机仿真中的运用

单片机体积小，质量轻，具有很强的灵活性，而且价格也不高，从而得到越来越广泛的应用。其中以Inter公司推出的8051 /8052芯片最基础、最普及、最常用。8051 /8052在小、中型开发场合应用很广，已成为单片机领域的标准。　　在电子仿真软件Multisim10中，也引入了单片机仿真内容，且它的模块型号就是最常见和应用广泛的8051 /8052。在Multisim10中， 8051 /

转载 转载天大一位学长的帖子

标 题: 随便说说ii.1发信站: 天大求实BBS (Mon Jul 5 18:47:35 2010), 本站(bbs.tju.edu.cn)一如去年，从4月谷雨到7月梅雨，各大小公司争相开展起如火如荼的暑假实习招聘。不管宣讲会怎般铺天，简历如何盖地，等到所有OFFER分配完毕，一切又都平静了。不同的是，从小暑到处暑――这最热的时间里，你可能躺在席上酣睡、或在实验室设着断点，也可能在公司项

转载 我们只谈硬件：微电子硕士的求职经历

1.序言我们只谈硬件，《微型计算机》上的格言。从喜欢玩游戏培养起来对硬件的热情，没想到后来我真的进入这个行业，不过现在的认知和儿时的想象已经有太多不同。回顾过去一年，真的发生太多的事情，一路坎坷，有辛酸也有洋溢着幸福。以前，逛精华区，看别人写的攻略和感悟，总是心生敬畏。如今自己也打算写上一篇，其实多少会觉得有点xyt的嫌疑，而某大牛面一家拿一个offer却又如此的低调。不过答辩完了，马上滚

转载 怎样在有限状态机中延时

本文借一小例，来示范在FSM中如何延时。 案例（1）fsm_with_delay_demo.v?12345678910111213141516171819202122

转载 秒表

目的：利用定时器和数码管显示时钟，按键0停止时钟，按键1调整秒，按键2调整分，按键3开启时钟，重新开始计时 nios代码 sopc.h#ifndef SOPC_H_#define SOPC_H_#include "system.h"#include "alt_types.h"#define _KEY#define _SEG0#

转载 按键控制数码管显示

目的：此处利用按键中断完成数码管显示读数的控制 sopc:设置key为input port——下降沿中断 nios: main.c/* * ==================================================== * Filename: main.c * Description:  * Vers

转载 LED走马灯闪烁

新建一个工程，打开sopc builder，添加组件如图所示  其中program和data分别是40KB的ROM(read only)和4KB的RAM(onchip memory)(——不知道片上存储器容量到底有多大，资料上说2c35RAM总量/位是483,840合60,480B即不到60KB?)分别作为CPU的reset入口地址和exceptio

转载 SDRAM读写

仍然建立工程，在sopc builder里添加组件如图所示 其中SDRAM设置如下图所示 CPU的reset和exception地址都选择SDRAM由于SDRAM对时序的要求非常严格，所以它的时钟要有一定的相移来匹配其他的信号(如DRAM_CKE)经过nios所造成的延迟在bdf文件中加入锁相环PLL，具体的相移参考芯片手册（话说我也没找到具

转载 使用TimeQuest进行SDRAM时钟约束实例

特权同学的《SDRAM时钟相移估算》针对SDRAM的相移设置做了一些介绍，也列举了一个活生生的例子进行讲解。很多朋友在实际应用中即便对SDRAM的时序模型熟悉了，当可能仍然不知道在TimeQuest这个工具上如何进行时序约束和分析，尤其对于这个SDRAM专用时钟的约束分析。本文就是要和大家来探讨实际应用中如果使用TimeQuest进行SDRAM时钟约束。         这个实例中，PLL

转载 SDRAM时钟相移估算

《Quartus II Handbook Version 9.0 Volume 5:Embedded Peripherals》中Section I的1. SDRAM Controller Core部分提出了 如何估计SDRAM数据有效信号窗口，并且给出了SDRAM时钟相对于FPGA时钟相移估计公式。         下面先就事论事，对官方给出的这个公式做一些推导说明。（详细的内容请读者参考

转载 FPGA时序约束—TimeQuest基础

时序约束的目的是：规范设计的时序行为，表达设计者所期望满足的时序条件，指导综合和布局布线阶段的优化算法等，作用：提高系统设计的fmax、得到正确的时序分析报告一、       TimeQuest分析流程 二、       TimeQuest分析步骤1.      在工程编译之前，先要选择时序分析工具，这里选择TimeQuest工具：Setti

转载 几种进行时序约束的方法

对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。     从最近一段时间工作和学习的成果中，我总结了如下几种进行时序约束的方法。按照从易到难的顺序排列如下： 0. 核心频率约束    这是最基本的，所以标号为0。

转载 FPGA设计的常用思想与技巧

本文讨论的四种常用 FPGA/CPLD 设计思想与技巧：乒乓操作、串并转换、流水线操作、数据接口同步化，都是 FPGA/CPLD 逻辑设计的内在规律的体现，合理地采用这些设计思想能在FPGA/CPLD 设计工作种取得事半功倍的效果。          FPGA/CPLD 的设计思想与技巧是一个非常大的话题，由于篇幅所限，本文仅介绍一些常用的设计思想与技巧，包括乒乓球操作、串并转换、流水线操

转载 高速电路PCB设计技巧

(一)、引言       电子技术的发展变化必然给板级设计带来许多新问题和新挑战。首先，由于高密度引脚及引脚尺寸日趋物理极限，导致低的布通率；其次，由于系统时钟频率的提高，引起的时序及信号完整性问题；第三，工程师希望能在PC平台上用更好的工具完成复杂的高性能的设计。由此，我们不难看出，PCB板设计有以下三种趋势：高速数字电路(即高时钟频率及快速边沿速率)的设计成为主流。产品小型化及高性

转载 蛇形线走线注意要点

在设计PCB的时候，往往会遇见为了保证传输延迟一致，使用蛇形走线的方式来控制延时。蛇形线的拐角要为45度或者圆角，以避免反射。蛇形线中平行的部分会有耦合电容电感产生，影响信号的传播。为了避免蛇形线自身的串扰，间距（图中S）要足够大，一般要求间距要大于3H到4H，H指信号线到参考平面之间的高度。蛇形线区域的长度（图中L）也应尽量减小。嵌入式微带线或者带状线由于和参考平面耦合的更紧密，所以蛇形线的影响

转载 高速PCB设计入门概念

要做高速的PCB设计，首先必须明白下面的一些基本概念，这是基础。1、什么是电磁干扰（EMI）和电磁兼容性(EMC)?(Electromagnetic Interference)，有传导干扰和辐射干扰两种。 传导干扰是指通过导电介质把一个电网络上的信号耦合（干扰）到另一个电网络。辐射干扰是指干扰源通过空间把其信号耦合（干扰）到另一个电网络。在高速PCB及系统设计中，高频信号线、集成电路的引脚

转载 0 欧姆电阻

0 欧姆电阻 指阻值为零的电阻。电路板设计中两点不能用印刷电路连接,常在正面用跨线连接,这在普通板中经常看到,为了让自动贴片机和自动插件机正常工作,用零电阻代替跨线. 0欧姆电阻的作用　    　1.在电路中没有任何功能，只是在PCB上为了调试方便或兼容设计等原因。　　2.可以做跳线用，如果某段线路不用，直接不贴该电阻即可（不影响外观）　　3