SGMII SERDES

SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。

它是一种时分多路复用(TDM)、点对点的通信技术，即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，从而大大降低通信成本。

SERDES主要由物理介质相关（ PMD）子层、物理媒介附加（PMA）子层和物理编码子层（ PCS ）所组成。

PMD是负责串行信号传输的电气块。

PMA负责串化/解串化，

PCS负责数据流的编码/解码。

在PCS的上面是上层功能。

针对FPGA 的SERDES ，PCS提供了ASIC块和FPGA之间的接口边界。

以太网是使用最广泛的通信协议。以太网的数据传输速率已经从10 Mbps发展至100 Mbps，又发展至1吉比特（ 1000 Mbps ），继而又发展多吉比特范围： 10 Gbps 、 40 Gbps和100 Gbps。

随着数据传输率的发展，链路已经从并行接口（MII、 GMII ）发展到串行链路（GE、SGMII 、 XAUI等）GMII是8bit并行同步收发接口，采用8位接口数据，工作时钟125MHz，因此传输速率可达1000Mbps。同时兼容MII所规定的10/100 Mbps工作方式。

GMII接口数据结构符合IEEE以太网标准。该接口定义见IEEE 802.3-2000。发送器：

◇ GTXCLK——吉比特TX..信号的时钟信号（125MHz）

◇ TXCLK——10/100M信号时钟

◇ TXD[7..0]——被发送数据

◇ TXEN——发送器使能信号

◇ TXER——发送器错误（用于破坏一个数据包）

注：在千兆速率下，向PHY提供GTXCLK信号，TXD、TXEN、TXER信号与此时钟信号同步。

否则，在10/100M速率下，PHY提供 TXCLK时钟信号，其它信号与此信号同步。其工作频率为25MHz（100M网络）或2.5MHz（10M网络）。

接收器：

◇ RXCLK——接收时钟信号（从收到的数据中提取，因此与GTXCLK无关联）

◇ RXD[7..0]——接收数据

◇ RXDV——接收数据有效指示

◇ RXER——接收数据出错指示

◇ COL——冲突检测（仅用于半双工状态）管理配置

◇ MDC——配置接口时钟

◇ MDIO——配置接口I/O管理配置接口控制PHY的特性。

该接口有32个寄存器地址，每个地址16位。其中前16个已经在“IEEE 802.3,2000-22.2.4 Management Functions”中规定了用途，其余的则由各器件自己指定。

RMII: Reduced Media Independant Interface简化媒体独立接口是标准的以太网接口之一，比MII有更少的I/O传输。

关于RMII口和MII口的问题

RMII口是用两根线来传输数据的，

MII口是用4根线来传输数据的，

GMII是用8根线来传输数据的。

GMII和RMII都是并行传输并需要随路时钟。