STM32（8）：番外篇之“上升沿 vs. 下降沿”

D触发器的约定

D触发器里面约定的时钟是上升沿敏感（postedge），reset（重置）是下降沿敏感（negedge）；这种是约定俗称；如果时钟改成是下降沿敏感，就是反向D触发器；上升沿下降沿互换在绝大多数场景下是没有问题的，但是有些特殊场景是不建议使用的。而且建议尽量不要使用双沿触发，即对于时钟的触发最好同步设置为上升沿/下降沿触发。

双沿触发的场景

场景描述

下面使用两个D触发器来说明双沿触发问题，如下图所示是两个D触发器，其中D（ata）口用于接收数去，Q口用于输出数据，clk口用于接收时钟脉冲；下面是圈A、圈B两个D触发器，其中圈A的D口接收数据，通过圈A的Q口进行输出，输出到圈B的D口；A的时钟和B的时钟同步，不过A的时钟是上升沿敏感，B的时钟是下降沿敏感，reset可以忽略，和本次内容无关：

宽沿场景

A的端口用A_D，A_Q来表示，B的端口用B_D，B_Q来表示；他们的时序如下，描述的是