- 博客(81)
- 资源 (9)
- 收藏
- 关注
RSS订阅原创 Verilog 有符号数详解(含代码验证）
代码验证sign( )使用有符号位的二进制表示有符号数扩位方法代码验证$signed( )和$unsigned( ) 函数
2022-09-26 21:19:13
1404
原创 FPGA时序分析
时钟基本概念时钟源门控时钟时钟延迟时钟偏移（skew）时钟抖动（jitter）时序分析什么是时序分析？时序路径三要素时序分析基本概念：上升沿&下降沿建立时间&保持时间clock arrive timedata arrive timedata required timeslack...
2022-08-17 11:26:07
1566
原创 FPGA刷题——跨时钟域传输（FIFO+打拍+握手）
介绍了跨时钟域的方法：FIFO:格雷码计数器跨时钟多bit数据同步器快慢时钟下的脉冲同步电路实现：握手信号法+边沿检测法
2022-07-29 13:27:45
1349
1
原创 FPGA——SPI总线控制flash（1）（含代码）
用spi控制flash写使能、flash读状态、flash擦除（vivado）含完整代码，有仿真，有解析
2022-07-21 11:58:46
1132
原创 FPGA——SPI总线详解（概念）
FPGA的spi概念，用spi操作flash概念，包括SPI简介SPI4种模式SPI时序使用SPI总线实现对flash的控制flash芯片管脚：flash芯片存储写使能模块读状态模块擦除模块页读模块页写模块
2022-07-17 21:39:12
3283
原创 FPGA刷题P5：根据状态转移表实现时序电路、根据状态转移图实现时序电路、边沿检测
牛客Verilog刷题：根据状态转移表实现时序电路、根据状态转移图实现时序电路、边沿检测
2022-07-16 19:08:18
480
原创 FPGA刷题P4：使用8-3优先编码器实现16-4优先编码器、 使用3-8译码器实现全减器、 实现3-8译码器、使用3-8译码器实现逻辑函数、数据选择器实现逻辑电路
牛客FPGA刷题：使用8-3优先编码器实现16-4优先编码器使用3-8译码器实现全减器实现3-8译码器使用3-8译码器实现逻辑函数数据选择器实现逻辑电路
2022-07-15 19:46:09
1445
原创 FPGA刷题P3： 4位数值比较器电路、4bit超前进位加法器电路、优先编码器电路、 优先编码器
牛客Verilog刷题：4位数值比较器电路、4bit超前进位加法器电路、优先编码器电路、 优先编码器
2022-07-15 18:19:47
832
原创 FPGA刷题P2:多功能数据处理器、求两个数的差值、使用generate...for语句简化代码、使用子模块实现三输入数的大小比较、使用函数实现数据大小端转化
牛客网FPGA刷题：（都已验证通过）多功能数据处理器求两个数的差值使用generate...for语句简化代码使用子模块实现三输入数的大小比较使用函数实现数据大小端转化
2022-07-10 11:51:29
167
原创 FPGA刷题P1：4选1多路选择器、异步复位的串联T触发器、奇偶校验、移位拼接乘法
牛客网上的FPGA刷题，都已验证可通过！4选1多路选择器、异步复位的串联T触发器、奇偶校验、移位拼接乘法
2022-07-09 21:58:32
419
原创 Verilog HDL语言总结（全）
包含Verilog HDL语法的全面总结！2 、数据类型（1）寄存器型（2）线型（3）符号常量（4）寄存器数组3 、 运算符（1）算术运算符（2）逻辑运算符（3）按位运算符（4）关系运算符（5）等式运算符（6）移位运算符（7）条件运算符（8）拼位运算符4 、语句（1）赋值语句（2）结构说明语句（always+initial）（3）if语句（4）case语句（5）循环语句（repeat+forever+while+for）...
2022-06-10 17:48:41
5555
原创 stm32f4 PWM捕获 （上升沿/下降沿/高低电平时间）详解（含代码）
stm32f4 PWM捕获 （上升沿/下降沿/高低电平时间）详解（含代码）
2022-06-02 11:00:37
3523
7
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人