PLL_setFreq的用法

PLL_setFreq是一个比较常用的CSL函数，作用是初始化PLL。下面是CSL库的参考指南：

函数原型：void PLL_setFreq (Uint16 mode, Uint16 mul, Uint16 div0, Uint16 div1, Uint16 div2,Uint16 div3, Uint16 oscdiv);(本函数只适合C5502):
参数说明：

Uint16 mode //PLL模式：PLL旁路模式、PLL非旁路模式
Uint16 mul //倍频系数，取值范围2到15
Uint16 div0 //系统时钟0的分频系数, 取值范围0到31（对应1分频到32分频）
Uint16 div1 //系统时钟1的分频系数, 取值为0，1和3（对应1分频，2分频，和4分频）
Uint16 div2 //系统时钟2的分频系数, 取值为0，1和3（对应1分频，2分频，和4分频）
Uint16 div3 //系统时钟3的分频系数, 取值为0，1和3（对应1分频，2分频，和4分频）

Uint16 oscdiv //DSP核心时钟分频系数,取值范围0到31（对应1分频到32分频）

这个太抽象，直接看原理框图理解得深入一点：

从图中可以看出，所谓旁路PLL模式就是获得的时钟不经过PLL，所以控制该位的寄存器又叫PLLEN（即使能PLL），其他的分频器、倍频器，所处的位置一目了然。

    例如：PLL_setFreq(1, 0xC, 0, 1, 3, 3, 0);//PLL模式开启，如果外部时钟为20MHz，经过D0不分频，经过mul的12倍倍频，再经过D1不分频，得到系统的快速时钟为240MHz，若果经过D2的4分频就得到慢速时钟为60MHz，同理得到EMIF时钟是60MHz

复制去Google翻译 翻译结果