FPGA结构（学习草稿，后面完善）

1.FPGA的基本结构有：

LUT：用于逻辑操作；通常输入N个LUT,需要2exp(n)个存储单元。LUT可以是计算但也可以是存储器。

FF :存储LUT操作的结果，包含时钟控制等，可以控制输出数据时钟周期。

wire:总线连接

I/O:数据通过I/O将FPGA与其他设备通信

DSP:算法计算逻辑单元，由加法器和乘法器构成。

BRAM：将双端口的RAM配置到FPGA用于提供片上存储较大的数据（LUT也可以片上存储），允许同一个时钟周期访问不同的RAM位置。

在C/C++代码中，块RAM可以实现按RAM和ROM，能够覆盖在FPGA的全局，局部和私有的内存类型。作为RAM配置，在运行电路的任何时候，都可以读取和写入数据

。作为ROM配置只能够写数据，不能够被任何方式修改。

对FPGA结构理解也可以参考一下博客：

http://www.elecfans.com/dianzichangshi/20170517517040.html?1495013782

http://blog.csdn.net/wordwarwordwar/article/details/53964868