xiwangly的博客

异步电路设计（单bit和多bit）

同或(a AND b) OR (a’ AND b’) = a XNOR b(a’ OR b’) AND异或(a OR b) = (a AND b)’ AND (a’ AND b’)’ = [ (a AND b) OR (a’ AND b’) ]’ = a XOR b

这里写自定义目录标题一位全加器组成16位全加器，两个16位全加器组成32位全加器，留存module top_module( input [15:0] a, input [15:0] b, output [31:0] sum); wire s1; wire [15:0] sum1,sum2; assign sum={sum1,sum2};add16 u1_add16( .a (a[15:0]), .b (b[15:0]), .cin (0),

1.top模块代码如下（示例）：module top_traffic( input sys_clk, input sys_rst_n, output [3:0]sel, output [7:0]seg_leg, output [5:0]led ); wire [5:0]ew_time; wire [5:0]sn_time; wire [1:0]state; trafic_light u0_trafic_light( .sys_clk(sys_clk), .

@TOCFPGA学习笔记（一）学习目标：提示：这里可以添加学习目标例如：一周掌握 Java 入门知识学习内容：计数器的两种等价表示法：reg [24:0] clk_cnt ;//时钟频率25MHz,计时0.5s需要25位计数器always @(posedge sys_clk or negedge sys_rst_n)begin if(!sys_rst_n) clk_cnt <= 25'b0; else if(clk_cnt < WIDTH - 1'b1) clk_cn