FPGA设计
文章平均质量分 51
Fuyuan Xu
在黑暗中摸索。
展开
-
FPGA四种基本设计思想
FPGA 设计的四种常用思想与技巧(一) FPGA/CPLD 的设计思想与技巧是一个非常大的话题,由于篇幅所限,本文仅介绍一些常用的设计思想与技巧,包括乒乓球操作、串并转换、流水线操作和数据接口的同步方法。希望本文能引起工程师们的注意,如果能有意识地利用这些原则指导日后的设计工作,将取得事半功倍的效果! 乒乓操作 “ 乒乓操作 ” 是一个常常应用于数据流控制的处转载 2009-11-11 12:47:00 · 1438 阅读 · 0 评论 -
FPGA 设计技巧(1)
VHDL设计是行为级的设计,所带来的问题是设计者的设计思考与实际电路结构是相脱节的。设计者主要是根据VHDL的语法规则,对系统目标的逻辑行为进行描述,然后通过综合工具进行电路结构的综合、编译、优化,通过仿真工具进行逻辑功能仿真和系统时延的仿真。实际设计过程中,由于每个设计工程师对语言规则、对电路行为的理解程度不同,每个人的编程风格不同,往往同样的系统功能,描述的方式是不一样的,综合出来的电路结构更原创 2009-12-25 10:21:00 · 1625 阅读 · 0 评论 -
Modelsim 日志(2)
2010-4-21有关在modelsim添加atlera库问题,其实atlera的库有源文件在sim_lib下参照modelsim原来库线对其编译在自己建立的库中会生成这样的文件 自己的库文件 Ieee的库文件和ieee库中的文件一样即可以调用调用方式参照ieee的调用方式:举例说明:调用atlera库lpm_mult的IP核首先确定自己的新建的原创 2010-04-30 11:09:00 · 1224 阅读 · 0 评论 -
Modelsim 日志(1)
1. modelsim安装:已经下载6.1版本,可以破解。2. modelsim教程资料(在我上传的资料库里)3. modelsim的前仿真:首先先建立仿真波形文件调整好所有的信号变量的值以后保存为*.do文件。然后打开*.do文件添加需要输入激励的值。然后restartdo *.do run 100ns开始仿真。注意在重新仿真前要关闭仿真原创 2010-04-30 11:07:00 · 868 阅读 · 0 评论 -
有关testbench编写
有关testbench编写有关利用VHDL写testbench详见《VHDL写TESTBENCH.pdf》一文。操作流程:首先先编写被测试文件测试文件然后编写testbench ⑴.执行File->New->Source->verilog,或者直接点击工具栏上的新建图标,会出现一个verilog文档编辑页面,在此文档内设计者原创 2010-04-30 11:11:00 · 2177 阅读 · 1 评论 -
指定信号电平和指定驱动强度
<br />1. 指定信号电平<br />选择QUARTUS菜单中的Assigments->Assigment Editor 启动 assigment editor工具。点击右上角的pin,然后在to一栏中选择信号名,location中选择对应的管脚。后面的I/O Standart选择管腿对应的IO标准。<br />2. 指定驱动强度<br />通过调整输出管腿的驱动电流,可以改变输出信号的上升、下降沿的时间。电流太大会带来过冲等信号完整性问题。修改方法依然是使用assignment editor。在ass转载 2010-06-24 11:25:00 · 2143 阅读 · 0 评论 -
Always过程块语法
★ Always过程块语法:always过程块是由always过程语句和语句块组成的,语法格式如下:always @ (敏感事件1 or 敏感事件2 or 敏感事件3…….)语句块 ★★ always后面的语句块,如果只有一个类型的语句,可以不加begin…end例如:always@(posdege clk or negedge rstn) b转载 2012-02-02 17:22:05 · 5523 阅读 · 0 评论 -
wire和reg区别
简单来说硬件描述语言有两种用途:1、仿真,2、综合。对于wire和reg,也要从这两个角度来考虑。*********************************************************************************从仿真的角度来说,HDL语言面对的是编译器(如Modelsim等),相当于软件思路。这时:wire对应于连续赋值,如转载 2015-11-04 14:32:08 · 478 阅读 · 0 评论 -
testbanch编写
书写testbench是数字电路设计中不可或缺的一项设计方法,主要是提供的是激励。尽管现在各种开发工具都通过绘制波形图的方法生成测试激励,测试书写的代码,但是其不可移植性,不可通用性,还有有些功能无法是实现,如监视变量的值的变化,显示数据的状态等。一个完整的testbench包含下列几个部分:(1)module的定义,一般无输入输出端口。(2)信号的定义,定义哪些是你要输入转载 2015-11-03 16:07:51 · 3620 阅读 · 0 评论