- 博客(6)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 FPGA input_output delay 时序约束
input delay / output delay 约束input delay :数据相对于时钟Launch沿的相位关系output delay:数据相对于时钟Latch沿的相位关系1 系统同步：System Synchronous Interface系统同步，时钟信号在系统级上同源，板级走线的延时也要对齐，无法达到更高速的设计要求，所以大部分情况也仅仅应用SDR 方式。1.1 Input delayExample：1.2 Out...
2020-05-11 22:02:12
1861
1
原创 JESD204B协议理解
1.什么是JESD204B该标准描述的是转换器与其所连接的器件（一般为FPGA和ASIC）之间的数GB级串行数据链路，实质上，具有高速并串转换的作用 。2.使用JESD204B接口的原因1. 不用再使用数据接口时钟（时钟嵌入在比特流中，利用恢复时钟技术CDR）2. 不用担心信道偏移（信道对齐可修复此问题，RX端FIFO缓冲器）3. 不用再使用大量I
2017-03-20 11:26:25
39586
6
Chao Zuo 等。 - 2020 - Has 3D finally come of age ——An introduction to 3.pdf
Chao Zuo 等。 - 2020 - Has 3D finally come of age ——An introduction to 3.pdf
2021-06-09
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人