![](https://img-blog.csdnimg.cn/20201014180756754.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
xuxinnice
结构光,三维立体测量
展开
-
以太网调试问题
以太网调试网卡crc问题原创 2022-10-30 17:31:09 · 747 阅读 · 0 评论 -
zynq mpsoc Flash更新固件
zynq flash更新原创 2022-08-31 11:26:26 · 667 阅读 · 0 评论 -
FPGA input_output delay 时序约束
input delay / output delay 约束input delay :数据相对于时钟Launch沿的相位关系output delay:数据相对于时钟Latch沿的相位关系1 系统同步:System Synchronous Interface系统同步,时钟信号在系统级上同源,板级走线的延时也要对齐,无法达到更高速的设计要求,所以大部分情况也仅仅应用SDR 方式。1.1 Input delayExample:1.2 Out...原创 2020-05-11 22:02:12 · 1867 阅读 · 1 评论