![](https://img-blog.csdnimg.cn/20201014180756754.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
ARM
文章平均质量分 51
tinylaker
代码搬运工
展开
-
s3c6410 RomCode文档读后总结
最近无意中看到一篇关于s3c6410 RomCode的介绍,结合自己的经验,做个总结。首先贴张图,具体描述下该芯片的启动方式及具体流程。因为s3c6410的板子多数是从SD或者Nand方式启动,重点就先放在Nand启动上。启动基本流程:1. 上图中的IROM为芯片固化程序,被称为BL0,开机后最先运行,它会去做一些硬件初始化动作,代码里通过检测GPN[15:13]管脚状态从相应设备指定区域BL1中...原创 2015-10-21 12:54:29 · 2171 阅读 · 0 评论 -
SDRAM Timing理解
使用sdram需要对soc sdram controller进行配置,主要设置地址线,位宽和时序,其中sdram的位宽和行列地址比较容易理解。CLK:SDRAM工作的时钟,并且所有的输入信号都是在CLK的上升沿进行检测的,也就是说我们给SDRAM给的任何命令,一定要在CLK的上升沿保持稳定,以免SDRAM获取我们给出的命令时出现错误。CKE:时钟使能信号,是用来控制SDRAM内部时钟是否工作的一个信原创 2016-11-21 17:28:28 · 2115 阅读 · 0 评论 -
align&&balignl代码对齐测试
align&&balignl代码对齐测试学习uboot代码时,发现启动代码中有`.balignl 16,0xdeadbeef`对齐,对于某些编译器来说,可能并不会代码对齐,所以需要进行手动对齐,否则就会出现编译报错。举例说明(以下代码并无实际含义).globl _start_start: b reset nop .byte 0xffreset: ldr r0,=0x原创 2016-10-11 09:45:53 · 963 阅读 · 0 评论 -
高速缓存cache
**总结来自于文章《arm嵌入式系统开发--软件设计与优化》**cache是一种容量小,速度快的存储阵列,它位于主存和处理器核之间,保存着最近一段时间处理器涉及到的主存内容。在某些场合需要进行数据读取操作时,为了改善系统性能,处理器尽可能从cache中读取数据,而不从主存中获取数据,这主要是为了减小慢速存储器给处理器造成的访问瓶颈问题。原创 2016-08-03 14:22:14 · 910 阅读 · 0 评论 -
ARM汇编伪指令
在 ARM 汇编语言程序里,有一些特殊指令助记符,这些助记符与指令系统的助记符不同,没有相对应的操作码,通常称这些特殊指令助记符为伪指令,他们所完成的操作称为伪操作。伪指令在源程序中的作用是为完成汇编程序作各种准备工作的,这些伪指令仅在汇编过程中起作用,一旦汇编结束,伪指令的使命就完成。 在 ARM 的汇编程序中,有如下几种伪指令:符号定义伪指令、数据定义伪指令、汇编控制转载 2016-02-16 10:51:52 · 1618 阅读 · 0 评论 -
《嵌入式linux内存使用与性能优化》读书笔记
嵌入式linux内存使用与性能优化–读书笔记前言本书的重点分为系统内存和性能优化,前4章着重内存使用,尽量减少进程的内存使用量,定位和发现内存泄漏;后5章着重与如何让系统性能优化,加快执行速度。嵌入式linux内存使用与性能优化–读书笔记前言第1章 内存的测量第2章 进程内存优化第3章 系统内存优化第4章 内存泄漏第5章 性能优化的流程第6章 进程启动速度第7章...原创 2018-09-06 17:42:25 · 975 阅读 · 1 评论