NoC(Network on Chip)基础 (3):网络拓扑结构 Butterfly、Torus、Mesh

上一篇:NoC (Network on chip) 基础知识 (2) :片上网络的拓扑结构(Topology) 介绍了网络拓扑中的常见概念。

本篇文章将重点介绍 Butterfly 和 Torus 网络架构。

Butterfly Network

优点:

  • 网络拓扑的直径小,对于一个 k-ary n-fly 的 butterfly 网络,只需通过n跳就可以实现任意节点间的传输。
  • 路由算法实现简单。

缺点:

  • 路径多样性差。(如果增加 stage 可以缓解这个问题)
  • 连接该结构需要较长的导线,这会降低传输速度。

目前Butterfly 结构以及它的众多变种在许多场景广泛应用。

经典的 Butterfly 结构

k-ary n-fly 的 butterfly 网络,有 k n k^n kn 个源terminal和 k n k^n kn 个目的terminal组成,中间经过了 k n − 1 k^{n-1} kn1 k ∗ k k*k kk 的 switch node。

下面的结构是一个 2-ary 4-fly 的经典butterfly拓扑。
在这里插入图片描述

额外添加Stage提高路径多样性

传统的butterfly结构点到点都只有一条路径。通过增加额外的 stage,能将路径多样性提高。

对于下面的2-ary 3-fly的拓扑结构,通过增加一个stage,使所有点到点的路径数从1变到了2。
在这里插入图片描述

Torus Network

优点:

  • 路径多样性大,能均衡负载。

缺点:

  • 需要较多的跳数才能达到目的节点。

Torus 的基本网络结构

与 Butterfly 结构不同,Torus 是 direct network。所有的节点同时是 input terminal、output terminal 和 switching node。

我们用 k-ary n-cube 来表示。k 是排列的边的长度,n 是排列的维度。( 如:3-ary 2-cube 是一个 2-D torus 在每个维度上有3个节点 )。
在这里插入图片描述

可以通过迭代增加维度的方式构建一个高维度的 Torus 网络。可以将k个 k-ary (n-1)-cube 的拓扑的各个channels连接成环,得到 k-ary n-cube 的拓扑。
在这里插入图片描述
Mesh结构与Torus类似,只是去掉了”环“。

对于相同节点个数和维度的 Mesh 和 Torus,Mesh 的 bisection channels 是 Torus 的二分之一。
然而 Mesh 缺少边对称性。这会导致负载不均衡。中心位置的channels会比靠边的channels承受更大的负载。

在这里插入图片描述
Torus 与 Mesh 均可以使用双向或单向的channels。虽然使用双向的channels会占用两倍数量的节点端口,但带来了一个更低的路由跳数,同时增加了路径多样性。一般在这里选择双向channels

各个维度的节点数量也可以不同。然而这样会更大的损失边对称性,带来负载的不均衡。下图中的 2,3,4-ary 3-mesh 的拓扑,即使对于uniform traffic(完全随机)而言,x方向的负载会是z方向负载的两倍。

Torus 与 Mesh 的搭建

在现实世界中搭建 Torus 与 Mesh 需要考虑更多的因素。

如果直接按照上面的拓扑图,会导致”回环的那一条channel“长度比其他的都要长,这会带来更大的延迟,甚至可能降低电路的整体频率。

通常采用**折叠(folding)**的方法解决此类问题。如下图:
在这里插入图片描述
在这里插入图片描述
如果逻辑上的维度,不满足物理条件的限制时,可以将额外的维度映射到低维上。(下图将 2维 Mesh 映射到了 1维物理空间上)
在这里插入图片描述

Express Cube

在 Torus 和 Mesh 中,占传输延迟大部分的是 routing latency。我们可以通过增加额外的 long(express) channel 来降低经过路由的数量,减少延迟。
在这里插入图片描述

  • 6
    点赞
  • 32
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
### 回答1: 网络芯片(Network on ChipNoC)是一种新型的集成电路设计技术,用于在芯片内部连接大量的IP核。这些IP核可以是处理器、存储器、通信模块等,它们需要相互之间进行高速的数据传输和通信。 NoC的主要目标是提高芯片的性能、降低功耗和减少芯片的设计复杂度。相比传统的总线结构,NoC能够提供更高的通信带宽和更低的延迟。同时,NoC可以通过动态路由和拓扑重构等技术优化通信路径,减少能量消耗。 NoC的设计通常采用自上而下的设计方法,首先需要对系统的需求进行分析和建模,然后选择适当的拓扑结构,确定通信路由算法,并设计物理布局和电路结构。最后,通过验证和仿真等方法对NoC进行评估和优化。 网络芯片的设计有许多挑战和难点,如拓扑结构的选择、通信路由算法的设计、时钟同步、故障容错等。此外,网络芯片还需要考虑跨片的通信需求,以及与外部系统的接口问题。 总的来说,网络芯片是一种应用于芯片内部的高性能、低功耗集成电路设计技术。它能够提供高速的数据传输和通信能力,提高芯片的性能和效率。在未来的芯片设计中,NoC技术将会起到更加重要的作用。 ### 回答2: Network-on-ChipNoC)是一种用于集成电路的通信架构。它是由一组处理单元(如处理器核心)和一组通信通道组成的网络。与传统的片上总线架构相比,NoC提供了更高的带宽、更低的延迟和更好的可扩展性。 《Network-on-Chip技术的PDF》可以作为了解和深入研究NoC的相关技术的重要参考资料。这本书可能探讨以下方面: 首先,它可能介绍了NoC的基本概念和设计准则。这包括了NoC的组成部分,如节点和通道,以及它们之间的通信协议。此外,它可能还涉及模块化设计和资源分配策略,以实现高效的通信和资源利用率。 其次,这本书可能讨论了NoC的性能优化技术。这包括了链路调度算法、路由算法和拥塞控制策略,以最大程度地减少通信延迟和能耗。此外,它可能还探讨了容错机制,如错误检测和纠正,以确保数据的可靠传输。 此外,这本书可能还介绍了NoC的应用领域和案例研究。这些领域可能涉及到嵌入式系统、多核处理器、系统级芯片设计等。通过这些案例,读者可以了解NoC在不同领域中的实际应用和性能优势。 综上所述,《Network-on-Chip技术的PDF》是一本探讨NoC基本概念、设计准则、性能优化技术和应用领域的重要参考书籍。通过研读这本书,读者可以了解到NoC在集成电路通信中的关键原理和技术,以及它对系统性能的潜在影响。 ### 回答3: 网络芯片(Network on ChipNoC)是一种为集成电路系统中的多个处理器核心、存储器和其他硬件组件提供通信和数据传输的技术。它将芯片内部的通信结构从传统的总线结构转变为基于网络的结构,从而提供更高的带宽和更低的延迟。 网络芯片的设计是基于一种多核系统的需求,其中每个处理器核心都需要与其他核心进行通信。它采用了一种分布式的通信结构,将处理器核心和其他硬件组件连接起来,从而实现高效的数据传输和通信。 通过使用网络芯片,不同的处理器核心可以并行进行计算操作,并通过网络进行通信,从而提高系统的整体性能。此外,网络芯片还可以提供故障容错和可扩展性,使系统能够适应不同规模和复杂度的应用。 在研究中,有许多与网络芯片相关的PDF文献。这些文献包括关于网络芯片架构、通信协议、路由算法、拓扑结构等方面的研究。通过阅读这些文献,人们可以了解到关于网络芯片的最新研究进展和技术发展趋势。 总之,网络芯片是一种新兴的通信技术,可以应用于集成电路系统中,提供高效的通信和数据传输功能。在研究中,有许多关于网络芯片的PDF文献,可以用来深入了解该领域的研究进展。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值