ARM/Zynq7020
文章平均质量分 61
yangzhiyuan0928
这个作者很懒,什么都没留下…
展开
-
ARM地址总线与可寻址空间的一些疑问
当初微机学得懵懵懂懂,只知道ARM有32位地址总线,可寻址空间2^32byte即4GB,但是不知道为什么是byte,不太清楚每个地址单元的数据是怎么存放的。后来发现,一个地址单元存放1Byte数据,总共有2^32个地址单元,所以理论上可寻址空间4GB。之前记在本子上的笔记如下:原创 2016-05-10 22:18:53 · 2518 阅读 · 0 评论 -
Zynq的FPGA设计中[DRC 23-20]错误的解决
上次做DDS时出现了[DRC 23-20],当时是这样处理的(并没有解决):在网上搜了一下,新建一个tcl文件,在文件中添加set_property SEVERITY {Warning} [get_drc_checks NSTD-1]set_property SEVERITY {Warning} [get_drc_checks RTSTAT-1]set_property SEVER原创 2016-06-25 20:40:21 · 19836 阅读 · 0 评论 -
AXI DMA调试过程记录
1. 补充前面写过的一篇博客关于Zynq的uart的使用 今天发现一个很奇怪的现象,就是当只是用PS时,用uart1不需约束引脚就ok(上篇已提),但当使用了PL部分时,如果只使用了uart1,则需要添加AXI-GPIO,将rs485的tx,rx引脚约束到AXI-GPIO上(板子上的R6、R7),这是为什么呢?原创 2016-06-29 15:48:15 · 5504 阅读 · 1 评论 -
Zynq入门基础实验一之Helloworld
一.实验平台 我们采用的是自己设计的Zynq实验板,与Xilinx官方的Zedboard基本兼容。二.实验内容 我们使用PS部分的uart1,电路板上留出485接口,通过485转232串口线,即搭好本实验的实验平台。通过将vivado下新建的硬件平台生成bitstream文件,导入到SDK,然后在SDK上新建helloworld的程序,运行程序即可在终端上打印出hellowo原创 2016-06-16 22:13:06 · 11073 阅读 · 0 评论 -
AXI DMA数据对齐
查看PG-021知道,AXI DMA采用小端对齐,即高字节放在高地址,低字节放在低地址。在做AD7989数据采集时,要完成如下要求: (1) AD采回的数据打包,一个packet包含1020个采集点(32位),接着用4个字(4Byte)来描述包的信息,包括通道号、块号(相当于packet号)、trig信号的位置(每个packet至多有一个trig信号)、crc校验码。 (2) 将每个p原创 2016-07-04 23:01:24 · 7305 阅读 · 2 评论 -
基于Zynq的数据采集系统设计与调试(三) —— FIFO的使用
前言: FIFO是数据采集系统中必不可少的环节,AD采回来的数据要送至ARM/DSP处理,或将采回来的数据写到本地,都需要解决读写速度匹配问题,解决这类问题,首选FIFO。在我们的设计当中,使用的是ADI公司的AD7989,18bit,100KSPS,采用三线SPI数据传输模式。采用两级FIFO,第一级FIFO用于缓存AD采样点数据,第二级FIFO用于DMA数据传输。一. F原创 2016-07-15 23:21:56 · 18041 阅读 · 3 评论 -
基于Zynq的数据采集系统设计与调试(二) —— AD接口
前言: 本设计中使用AD的是ADI的AD7989-1,AD7989-1是18-bit,逐次逼近型模数转换器。支持CS模式、链模式。本设计中采用3线CS模式,此模式常用于连接到SPI接口的数字主机,关于AD7989的详细信息请参考芯片手册:AD7989-1_7989-5.pdf一. AD接口 1)3线CS模式的时序图如下: 2)时序规格如下:原创 2016-07-17 11:51:32 · 10277 阅读 · 1 评论