Zynq的FPGA设计中[DRC 23-20]错误的解决

最新推荐文章于 2024-08-08 10:02:43 发布
最新推荐文章于 2024-08-08 10:02:43 发布
阅读量1.9w 收藏 7
点赞数 2
分类专栏： ARM/Zynq7020
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yang2011079080010/article/details/51759917
版权
在Zynq FPGA设计中遇到[DRC 23-20]错误，提示未指定I/O标准。解决方法包括分析错误，确保所有逻辑端口指定I/O标准，并在.tcl文件中设置命令。在xdc文件中检查并添加缺失的接口约束。
摘要由CSDN通过智能技术生成

上次做DDS时出现了[DRC 23-20]，当时是这样处理的(并没有解决)：在网上搜了一下，新建一个tcl文件，在文件中添加

set_property SEVERITY {Warning} [get_drc_checks NSTD-1]
set_property SEVERITY {Warning} [get_drc_checks RTSTAT-1]
set_property SEVERITY {Warning} [get_drc_checks UCIO-1]
这几行语句，并在Project Settings中的Bitstream选项中添加新建的.tcl文本(tcl.pre栏)

怎么解决这个问题呢? 分析错误提示：

[DRC 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 3 out of 3 logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead of a user assigned specific value. This may cause I/O contention or incompatibility with the board power or connectivity affecting performance, signal integrity or in extreme cases cause damage to the device or the components to which it is connected. To correct this violation, specify all I/O standa

最低0.47元/天 解锁文章
yangzhiyuan0928
关注
专栏目录
Vivado在产生bitstream时遇到Vivado write_bitstream - ERROR: [Drc 23-20] Rule violation (NSTD-1)...
baidu_34971492的博客
11-27 5104
Vivado在产生bitstream时遇到Vivado write_bitstream - ERROR: [Drc 23-20] Rule violation (NSTD-1)… 问题 生成比特流时，会出现以下错误消息： 1. ERROR: [Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 3 out of 3 logical ports use I/O standard (IOSTANDARD) value 'DEFA
使用Zynq FPGA进行室内天气监测-电路方案
04-21
使用1.8英寸TFT显示屏，使用Zynq FPGA监控周围的湿度和温度。 硬件组件 : Avnet MiniZed× 1 Xilinx MiniZed× 1 SparkFun湿度和温度传感器- Si7021× 1 Adafruit ST7735× 1 软件应用程序和在线服务: Vivado 2017.4...
Vivado[DRC 23-20]
海珍小太阳的博客
10-27 3935
近日，在Vivado15.2上实现一个简单的RS触发器，在生成比特流时，遇到[DRC 23-20]这个错误，错误提示如下：[DRC 23-20] Rule violation (LUTLP-1) Combinatorial Loop - 1 LUT cells form a combinatorial loop. This can create a race condition. Timing analysis may not be accurate. The preferred resolution is
Vivado [DRC INBB-3] 黑匣子问题
最新发布
jisuanjitxx的博客
08-08 619
在vivado中添加dcp文件后报的错，经过检查发现 ，dcp文件的源工程中的ip必须要以Global形式生成，不能以Out of context per IP形式生成。
【Vivado那些事】vivado生成.bit文件时报错-ERROR: [Drc 23-20]
OpenFPGA的博客
05-20 3662
错误 描述 ERROR: [Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 3 out ...
[DRC 23-20] Rule violation (PLIDC-7)
chenge6688的博客
03-21 557
[DRC 23-20] Rule violation (PLIDC-7)
当生成bits时出现DRC23-20错误
qq_30015903的博客
09-10 4660
When generating a bitstream, the following error messages occur: ERROR: [Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 3 out of 3 logical ports use I/O standard (IOSTANDARD) value ‘DE...
关于使用两个GTP/GTX出现[DRC RTSTAT-1]error（[route 35-54] critical warning）的问题详解
月隐博客
02-25 1万+
本文用于记录在用xilinx的FPGA时，使用VIVADO编译两个GTP/GTX IP时出现的[DRC RTSTAT-1]错误/[route 35-54]警告的问题，并说明问题原因与解决思路。 使用的编译软件：vivado 2017.4 使用的GTP IP：7 series FPGAs Transceivers Wizard
[DRC RTSTAT-1] Unrouted nets: 1 net(s) are unrouted
xiao_yao_ke的博客
12-02 1万+
[DRC RTSTAT-1] Unrouted nets: 1 net(s) are unrouted. The problem bus(es) and/or net(s) are system_i/dru_clk/gt_refclk_buf/U0/IBUF_OUT[0]. CRITICAL WARNING: [Route 35-54] Net: system_i/dru_clk/gt_refclk_buf/U0/IBUF_OUT[0] is not completely routed. Resoluti
专为Zynq-7000 系列FPGA设计的20W 电源电路设计-电路方案
04-22
Xilinx Zynq-7000 全可编程 SoC 适用于市场中的所有应用，是针对各类系统设计问题的最智能解决方案，无与伦比的集成、高性能和低功耗。这就给电源模块带来了很大考验。 TI特意为Zynq-7000定制了一个电源模块，使用了...
fpga-zynq-zedboard_FPGAverilog_fpga_fpga-zynq-zedboard_zedboard_
10-01
标题中的“fpga-zynq-zedboard_FPGAverilog_fpga_fpga-zynq-zedboard_zedboard_”暗示了本项目是关于使用Verilog语言在Zynq FPGA平台上进行开发的一个实例，主要围绕Xilinx公司的ZedBoard开发板。ZedBoard是一款基于...
启明星ZYNQ之FPGA开发指南-V2.0
06-12
5. **硬件资源详解**：该指南详细介绍了开发板上的每一个硬件模块，包括其功能、接口规范和如何在FPGA设计中使用。此外，还提供了相应的软件资源，如驱动程序、SDK开发环境等，帮助用户进行程序编写和调试。 6. **...
Vivado Errors Notes——记录Vivado使用中各种报错（持续更新...）
热门推荐
weixin_43525937的博客
08-10 1万+
记录使用vivado中各种报错及解决方法
电阻的分类和选型
wangjie36的博客
09-24 6098
一般情况下以流经二级管的电流为 2 至 3mA 就可以满足正常发光的要求，以台湾亿光 0603 封装 LED 为例， 由下图的数据手册可得，二极管上的管压降正常为 2V ，在上述电路中， 电 源电压为 5V,，因此我们的电阻阻值为 R=3V/3mA=1k。因为此时电阻上的压降为 3V ，根据 P=U2/ R=9/ 1000=0.009W ， 由于 0603 电阻的功耗为 0.1W ，，因此 0603 的电阻功耗，满足此时的需求。导体的电阻通常用字母R表示，电阻的单位是欧姆，简称欧，符号为Ω。
vivado chipscope
timewh的专栏
05-19 2121
错误记录： https://www.xilinx.com/support/answers/72974.html https://forums.xilinx.com/t5/Implementation/DRC-AVAL-245-Independent-clock-check-The-RAMB36E2-cell/td-p/1215775 set_property SEVERITY {Warning} [get_drc_checks AVAL-244] set_property S..
解决vivado2018.3 分析综合都没问题，但是生成比特流出错的问题
weixin_42553916的博客
04-29 4869
今天在听小梅哥的课时，代码写完，综合分析都没问题，但是就是最后生成比特流时出错了，就很疑惑，所以自己查看错误信息，发现只要加入一个.tcl文件就可以了 只要在先建一个.tcl文件，然后加上这三句代码就可以了。 set_property SEVERITY {Warning} [get_drc_checks NSTD-1] set_property SEVERITY {Warning} [get_drc_checks RTSTAT-1] set_property SEVERITY {Warning}
[DRC 23-20] Rule violation (REQP-1712) Input clock driver - Unsupported PLLE2_ADV connectivity.
xiao_yao_ke的博客
12-25 4909
[DRC 23-20] Rule violation (REQP-1712) Input clock driver - Unsupported PLLE2_ADV connectivity. The signal plle2_u/clk_out1 on the plle2_u/pll_test_inst/CLKIN1 pin of plle2_u/pll_test_inst with COMPEN...
vivado怎么解决Unconstrained Logical Port [DRC NSTD-1] [DRC UCIO-1]错误
咸鱼看到猫的博客
04-09 1万+
1.问题描述 很多工程有些logic port,我们不想对它进行管脚约束，但是不约束在生成bit文件时会产生类似下面的错误 [DRC UCIO-1] Unconstrained Logical Port: 10 out of 28 logical ports have no user assigned specific location constraint (LOC). This m...
[DRC PDCN-1569]
08-17
[DRC PDCN-1569是一个错误代码，表示在时钟域之间存在不兼容的时钟资源。根据引用中提到的信息，这个错误可能是由于IBUFDS_GTE2_inst在不同的时钟域中驱动MMCME2_ADV实例导致的。要解决这个问题，可以尝试使用本地路由资源进行连接，但这可能会对时钟性能产生负面影响。可以通过将CLOCK_DEDICATED_ROUTE设置为FALSE来指示这是有意的。另外，引用中提到的一些语句可能也是处理该问题的一部分，你可以尝试添加它们到Project Settings的Bitstream选项的.tcl文件中。请注意，这些方法只是一些可能的解决方案，具体的处理方法可能需要进一步的调查和试验。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* *3* [Zynq的FPGA设计中[DRC 23-20]错误的解决](https://blog.csdn.net/yang2011079080010/article/details/51759917)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v92^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] - *2* [Vivado 错误代码 [DRC PDCN-2721] 解决](https://blog.csdn.net/qq_43045275/article/details/125428997)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v92^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值