Tips_SystemC

http://www.china-pub.com/computers/common/info.asp?id=19521《 SystemC基础教程 》
作者 J.Bhasker

SystemC既是系统级描述语言，又是硬件描述语言。它是可以对硬件和软件系统进行建模的一种语言。说它是硬件描述语言，是因为它可以在寄存器传输级(Register Transfer Level，RTL)进行建模；说它是系统级规约语言，是因为它可以在算法级进行建模。还可以采用SystemC对整个系统进行建模，并像软件编程那样描述系统的行为。本书介绍的是SystemC 2．0标准。该标准由开放式SystemC联盟(Open SystemC Initiative，OSCI)语言工作组建立，主旨是在不久的将来使其成为一项IEEE标准。本书主要介绍SystemC的硬件建模方面，即SystemC的RTL可综合子集。采用该子集编写的模型可以综合成逻辑门电路，进而进入模型的硬件实现阶段。

http://www.china-pub.com/member/bookpinglun/viewpinglun.asp?id=19521&bookname=SystemC%BB%F9%B4%A1%BD%CC%B3%CC
书评《 SystemC基础教程 》
作者 J.Bhasker

 
这本书我买了,认真读了一遍，有些失望。systemc主要是用来系统建模的，RTL级编程是次要的。该书却用主要内容讲 RTL级建模， 系统建模的部分一语带过，拣芝麻丢西瓜。

hpt老兄说得对。systemc主要应用在es级，是为了解决大型设计的复杂性应用而生的。而verilog/systemverilog/elanguage都是RTL级的，其中后两者集中于解决棘手的验证问题，因为systemverilog在应用上还不能完善所以verilog目前来说来是用来描述不二选择。
个人认为未来的趋势是 systemverilog+systemc。
看这本书需要些c++的基础，写作重点有点主次颠倒。不过算作抛砖引玉还是值得鼓励的，所以我给4星


现在SystemVerilog都已经成为 IEEE标准了，SystemC不知还要到什么时候，好像很多人并不看好SystemC啊
SystemC也刚刚成为IEEE标准了： IEEE Approves 1666 SystemC Standard!
这东西感觉在欧洲还是流行的。



http://www.china-pub.com/member/bookpinglun/viewpinglun.asp?id=651&bookname=Verilog+HDL%D3%B2%BC%FE%C3%E8%CA%F6%D3%EF%D1%D4
书评《Verilog HDL硬件描述语言》
作者 J.Bhasker

我要学习DHL语言，买了3本书，本书也在其中。为了省时省力，写在一起吧。

关于VerilogHDL我挑了两本：

*《Verilog HDL硬件描述语言》
这是美国人的书，我看很像教材，这种书的特点便是便宜而详细 但是人性化不是很好，不利于一晚上搞清楚。我买来当作verilog 的说明书，用来查语法细节的。我买的价格14元左右。

*《Verilog-HDL实践与应用系统设计》
这是一本很好的书，北航的。如果你想极快速的入门，买它吧。我看了一个小时，从头到尾，至少我知道，我可以用它来做CPLD试验了。
作者是个工程师，它的主要实现是使用xilinx的产品。除了基本组合、时序逻辑，它会教你做下载线、教你如何使用Xilinx的集成环境（甚至还教你如何下载软件）、如何仿真、如何来做一些工具电路（看目录）、最后来实现一个计算机并口的CPLD扩展（他还教你来做一个DLL用于串行通信）。好了，实际的东西很多，大家好好学习。（有光盘，附送所有代码）。我买的价格：22元。

既然学习DHL语言，VHDL不可以错过。我买了一本。

*《VHDL应用与开发实践》
这是一本方形的书，像很多的教材一样的大小。拿在手里，舒服，纸也好。
它使用MaxPlusII为集成环境，最大的特点——实例多——但是我不保证都可以在CPLD上实现，我觉的它是完全依赖于VHDL语言来做的一种演示，告诉你一种设计方法，而不是实现方法。它会教你实现个CPU，yes,CPU——当然是简单的模型了；教你做rom;等等等等，去看目录吧！
初学者可以当作入门书籍。


初学者还是看由北京航空航天大学出版社出版，夏宇闻老师编写的 《Verilog 数字设计教程》更容易入门，认真的中国老师编写的书学习的思路清晰。夏老师书自９８年来已经第三次改版，共发行了３万多册。引导很多工程师进入这个行业，读者可以向前辈们请教。

不错的工具书，专业人员还应看看Thomas&Moorby的 《硬件描述语言verilog》一书，有中文的。

这本书是介绍语言语法的，不过国内的书大多数都还没讲清楚verilog综合语义，要搞清楚的话只能看 本书作者另一本巨著Verilog HDL Synthesis, A Practical Primer，幸好清华现在出版了中文版，来得稍微晚了点。而且中文书名 《Verilog HDL综合教程》也不怎么吸引人，不过昨天在书店里翻了翻，还可以，没遇到什么明显的翻译错误




关于Verilog 书籍，
推荐如下三本，如是初学者，
建议用 a verilog HDL primer 的英文版。
对于有经验者，建议用如下书籍：
另外， 到目前为止，我还没发现一本有价值的中文verilog 书。 那些中文译者/作者没一个有VLSI的实战经验。在ASIC 前端设计领域，通常有能力的senior engineer很忙，且年薪不会低于25万，通常他们是不会有时间写书译书的。
Verilog HDL Synthesis, A Practical Primer
by Jayaram Bhasker, J. Bhasker 
Publisher: Star Galaxy Pr; 1 edition (October 1998) 
ISBN: 0965039153 
http://www.amazon.com/exec/obidos/ASIN/0965039153/102-3095625-2165761

The Verilog Pli Handbook: A User's Guide and Comprehensive Reference 
on the Verilog Programming Language Interface
by Stuart Sutherland
http://www.amazon.com/exec/obidos/ASIN/079238489X/102-3095625-2165761
Publisher: Kluwer Academic Publishers; (March 1999) 
ISBN: 079238489X



http://blog.csdn.net/solstice/archive/2005/11/24/536283.aspx
Solstice 发表于2005-12-01 8:32 AM  IP: 202.112.84.*
以前写过一段：
“去年4月，我开始接触SystemC，但没多久就搁下了。我最熟悉的硬件描述语言是Verilog。
我发现SystemC在很多方面和Verilog非常像。 硬件描述语言写的代码实际上有两个作用， 一是用“仿真器”验证设计，二是用“综合器”转变成硬件电路。对前一个作用，SystemC
比Verilog有价格上的优势。因为好的Verilog的仿真软件是很昂贵的。而SystemC的代码就
是C++程序，可以用任何C++编译器编译（再与SystemC的library文件link到一起），然后
就可以运行——进行仿真验证。但是对第二个作用，SystemC与Verilog相比并没有优势，
因为从SystemC到硬件电路的转变不能由C++编译器实现，必须用综合软件，而综合软件比
仿真软件还贵。SystemC所宣称的 “软硬件协同设计”，即用一种语言同时实现软件和硬件，
在目前看来，还比较虚无。所以经过权衡，我觉得与其学SystemC，不如把Verilog学精。
结果SystemC接触了一段时间就放下了。”

现在补充两句：SystemC在仿真方面优势较明显，仿真速度大概会比Verilog要快（看你用什么C++编译器），另外用C++实现一些复杂的test bench大概会比用Verilog方便。另外可以它在IDE中单步跟踪，所以debug起来会比较方便。

doggyzone 发表于2005-12-21 5:21 PM  IP: 202.109.79.*

Cadence 的工具号称支持SystemC和HDL的“co-simulation”，就是把SystemC和HDL的module接到一起来仿真。好处是可以独立验 证HDL的模块。基本上 SystemC就是在系统建模和验证这一层上用的，想靠SystemC做RTL级的综合不太现实，虽然Cadence一直很YY这 个功能。