yghr1234的博客

画了一个SMA插头模型，难怪说HFSS仿真80%时间在模型建立上，感觉对3D绘图要求有点高啊😇

前面提到，信号在传输线上的传输是依电磁波的形式传输的，而电磁波在传输线上的描述参数无外乎单位长度电感L(磁场)、电容C(电场)、电阻R、导纳G，正弦波形在传输线上的稳态解会引入另外一个参数特性阻抗Z，需要说明的是电阻和导纳不仅是引起反射的参数，也是引起传输线损耗的主要参数。传输线特征阻抗这些参数与反射有什么关系哪？我们依无损传输线来说，那么上面的参数就剩下电感L和电容C，当电磁波在传输线上行走时本质就是能量的传输，而这些能量就是通过电感L和电容C来表达的，此时电感和电容构成了传输线的另一个参数特

信号完整性是应对当前越来越快的数字信号传输而产生的一个概念，依常见的二进制编码信号来讲，高电平1对应一个电压区间，低电平0对应另一个电压区间，不在这两个区间的电压值都为不确定状态，信号完整性就是尽量让信号在传输过程中一直处于两个可识别状态的电压范围内。逻辑电压图学过通信原理的应该知道，通信的基本模型是信源，发送端，信道，接收端，信道又有噪声的干扰，我们的数字信号传输也可以看成这个模型，如下图：数字信号传输的基本模型这里牵涉到网络函数与冲击响应的关系，这个必须知道，容易使信号倾向于一个不确定状态的

信号传输的目的是驱动器发送的信号，接收器能够不失真的接收到，不失真说的很泛泛，而我们理解信号完整的道路就是把泛泛变成具体量化的道路。首先我们需要知道信号在产品板上是通过电磁场的形式传输的，说到电磁场第一时间就要想到介电常数，磁导率，这两个是量化电磁场的基本参数，然而相对介电常数，相对磁导率这两个才是我们经常用到的，相对需要知道相对谁，介电常数是相对空气而言的，磁导率相对磁性材料而言的，我们的产品板基本上都是非磁性材料，所以我们更多关注的是介电常数而非磁导率，搞过仿真的都知道介电常数是基本参数必设置的项，而

前面说了板材损耗，铜皮粗糙度对信号完整性的影响，但是PCB裸板板厂所使用的介质板材本身还有一个重要参数能够影响到高速信号尤其是差分信号的完整性。常规的板材是有玻璃纤维编织而成，其结构为横竖交错如同凉席的结构，如下图所示：不同规格的材料其编织结构玻璃纤维交叉编织的中间缝隙往往填充的是树脂，我们知道信号传输的路径上需时时刻刻保持阻抗的一致，这时候才不会导致信号反射的发生，介质板材就是传输路径的一部分，那么理想情况下我们就要求介质板材的介电常数处处相等，由于树脂和玻璃纤维两者的介电常数不相等，这就导致了我们

受到板厂工艺限制的影响，铜箔表面难免会存在不平整的现象，我们称这种现象叫做铜皮表面粗糙度，当然铜箔底部考虑到和板材的粘合度往往比表面要更粗糙。而电流信号在铜箔上的传输受到集肤效应和临近效应的影响并不是均匀分布的，而衡量集肤效应的一个指标就是趋肤深度，其与材料和信号频率有关:趋肤深度一般公式可见相同材料趋肤深度与频率成反比，通常1MHZ频率的信号在铜箔上传输其趋肤深度为66um也就是2OZ左右，1GHZ趋肤深度为2.06um，3GHZ趋肤深度为1.2um,10GHZ为0.66um。而通常铜箔表面的粗

高频信号在传输过程中无时无刻不在产生损耗，这些损耗包括：辐射损耗串扰导致的损耗导线损耗介质损耗这些损耗都会改变信号自身固有频率的幅度和相位，进而影响信号传输的的完整性。其中导线损耗和介质损耗占主导地位，且这两种损耗在不同的频段损耗占比也不同，通常2G以内的信号导体损耗占主导地位，超过2G，频率越高介质损耗主导地位越明显。导体损耗主要有集肤效应和导体表面粗糙程度引起；介质损耗主要有介质材料极化特性引起（至于为何有极化特性，不太清楚）。信号传输，板材，返回路径就相当于一个电容器，返回电流流经电容

系统的辐射主要组成部分有：产品上的高频信号源(电压源、电流源)，产品上的回路，线缆，产品上的长线一：产品上的回路很好理解，就是差分信号导致的辐射；其辐射大小可以参考如下公式来衡量大小：二：线缆稍微复杂：主要形成方式有：1：产品上的辐射源、线缆、线缆与大地之间的特征阻抗、大地与辐射源的寄生电容；这种本质上也可以参考回路公式来衡量辐射大小(相对产品回路其回路面积比较大)。2：产品上的辐射源、辐射源与线缆的寄生电容、线缆、空气；这种辐射类似于单极天线模型，可用以下公式来衡量辐射大小:需要补充的是单

辐射无外乎就是电流和电压。电流：1：若一个电流依一定的频率沿传输线传输(这种符合电偶极子特性)其路径如果过长并且不是均匀的传输线，那么不均匀部分就会形成一个可观的净辐射，接收源能够接收的辐射大小与辐射电流源的最大值发生位置及角度有关。（需要补充的是空气本身就是一个传输路径并不一定需要其他路径为载体）2：均匀传输线上电流产生的磁场会与周围的所有路径产生耦合，这个耦合可以用电感来量化（类似于一个电压源），若附近路径是很长的传输线(相比于信号波长)且近端远端负载过小则就会存在电磁兼容性问题。（只有在弱耦合条

近看了很多博主分析SW节点有振铃，通常都是通过结果来反证明自己的结论，缺乏理论基础（如果没理论经验都是掰扯），有些模型并不是正确的，让我们从一定的理论角度真正了解下振荡的原因。输入回路输入回路輸入回路输入回路很多博主都是按照传统的RLC串联谐振电路来分析(如上图)，这个模型是不太合适的， 开关节点并不是常说的RLC串联谐振电路 而是一个带负载的二阶系统，之所以有振荡是因为上下管的开通关断过程都有一定的时间，在这个时间内管子是一个动态的可变电阻， 也就是这个电阻和引脚的寄生电感,下管的寄生电容组成的二阶系

产品的Layout是关乎产品性能稳定及相关测试能够顺利通过的重要环节，因此Layout的好坏直接关乎项目的进度及成本。当前产品高速信号在产品中占的比重越来越重，开关电源芯片引用也越来越多。由于标准越来越多越来越严，产品的规格要求也越来越高，尤其是汽车产品。当前产品设计趋向与集成化设计，很多方案有供应商提供，电子工程师面对产品如同一个黑盒，良好的Layout必然脱离不了与供应商的良好沟通及对所用器件Datasheet的很好理解，所以现在的硬件工程师及Layout工程师都要有及时与供应商沟通及查阅资料的习惯。结

当前显示主流芯片往往需要两种及以上的的电压源来提供芯片的正常工作，而芯片上这些电源引脚往往分布在芯片四周，在考虑成本的情况下四层板又悠闲考虑，那么电源走线就很容易出现夸分割的现象，而电源分割直接影响芯片运作的稳定性及产品的可靠性。上图给出了一个很好的解决技巧，把不同的电源分别环绕芯片四周走线，一种电源信号走外部，另一个走内部，这样就可以很好的避免电源线出现相互交叉且都能保证在同一层，进而规避了电源线分割的问题，因为若布在同一层相邻层为参考地，自然每个电源信号都会有完整的地平面。...

产品Layout完成后，通常生成发包文件给光板厂，我们电子工程师需要注意哪些关键点哪？一、板层厚度：我们拿四层板举例，通常四层板按照信号层-地层-电源层-信号层的布局来设计，四层板结构如下图:前面的文章我们说过，时变信号都是走与其镜像的参考平面回流的，信号频率越高镜像面积越集中且镜像的回流区域与其参考平面的距离有关，这里的距离就是各层之间Prepreg的厚度。因此PCB板厚度越薄越好(通便1.4到1.6CM的厚度)二，阻抗匹配：若产品有需要做阻抗匹配的差分线，板厂会根据要求来调节如下图的各种参数来满

PCB板上高频信号的传输主要考虑两点：一，信号频率和波长的关系二，信号回流路径的阻抗关于第一点，若信号传输路径所导致的延迟时间比信号的跳变沿大则需要做传输线处理即要做阻抗匹配，否则会有信号反射破坏信号质量。关于第二点，信号的电流在频率增加时候有一种特性叫趋肤效应，正式由于这种特性的存在，频率越高的信号就会找能与其形成镜像的回流路径，这里需要说明90%以上的电流回流路径是与其信号本身最大表面积的那个镜像面。当前的产品密集度都很高且板上信号频率也越来越高，那么必然会导致地平面不太完整，由于前面所说的现象

产品中开关电源芯片输入通常会加入电容磁珠电容滤波或者电容电感电容滤波来消除开关电源对输入电源的影响。那么CBC和CLC在电容相同的情况下谁的效果更好哪？上图是两种类型的理论计算结果。有上面两张图可以看出，针对同样的电容，1k/100M的磁珠和15uH的电感滤波效果相差不大，但是需要注意的是对于大电流场合1K/100M的磁珠很难选择，通常磁珠的电流选择要大于所用工况电流的2-3倍。因此对于输入电流不大的Buck或者Boost电路可以选择CBC来替代CLC，但是输入电流较大的工况就不的不选择饱和电流更大的..

我们研究的是电路，分析电路用的是电路模型，我们先来看看一个应用：BUCK电路为何用输入电容：我们从电路的四个基本量说起，电路的四个基本量分别为电压(U),电流(A),电荷(Q),磁通链(Wb).设备就是把Battery的能量再分配，我们考虑集总参数模型(线长远远小于波长)，那么控制的不外乎是电压，电流，电荷和磁通，上图可以看出应用环境电源线束基本上在两米左右(汽车级EMC相关要求)，考虑到这个线束的寄生电感和体电阻，有电流流过必然会产生电压差，且当有时变电流流过时寄生电感的作用会导致其瞬态响应很差。因此