用verilog编写FFT软核从0到1最强实现及解析（三）

youzjuer

于 2022-09-19 16:24:12 发布

阅读量519

点赞数

分类专栏：通俗易懂技术站文章标签： fpga开发

本文链接：https://blog.csdn.net/youzjuer/article/details/126935696

版权

通俗易懂技术站专栏收录该内容

83 篇文章 5 订阅 ¥59.90 ¥99.00

订阅专栏

超级会员免费看

本文详细介绍了如何使用Verilog语言从零开始编写FFT（快速傅里叶变换）软核。通过逐步解释代码，展示了计算过程，并特别讨论了在FFT阶数为奇数或偶数时的最后一级处理。最后，文章提到了输出顺序的调整，以将原始输出转换为所需的自然顺序。

摘要由CSDN通过智能技术生成

对于文件fft.v来说，执行完

		for(gv_stg=`TOTAL_STAGE; gv_stg>2; gv_stg=gv_stg-2) begin:	stagX
			// gv_index = ((gv_stg-1)/2);
			fft_stageX #( 
				.FFT_STG(gv_stg)
			) stgX_inst (
				.iclk(iclk),
				.rst_n(rst_n),
				.iaddr(addr_w[((gv_stg-1)/2)]),
				.idata(data_w[((gv_stg-1)/2)]),
				.ien(en_w[((gv_stg-1)/2)]),
				.oaddr(addr_w[((gv_stg-1)/2)-1]),
				.odata(data_w[((gv_stg-1)/2)-1]),
				.oen(en_w[((gv_stg-1)/2)-1])
			);
		end

则完成如下列的红框中的计算

接下来执行的代码为

if(`TOTAL_STAGE%2)
			begin
				fft_stage1 #(
					.FFT

了解本专栏

超级会员免费看