每日一题
文章平均质量分 57
常见的笔试题解题思路梳理总结
樱木花道長
专注FPGA开发
展开
-
连续序列检测
所以我们的思路是定义一个移位寄存器,用来接收串行输入的数据,然后用移位寄存器与目标序列做对比。请编写一个序列检测模块,检测输入信号a是否满足01110001序列,当信号满足该序列,给出指示信号match。如果复位给全0,那么复位后的第一个序列如果是111001x,此时其实是不满足目标序列的。要判断串行的序列等于目标序列,首先需要将串行序列转换成与目标序列位宽相等的数;match:当输入信号a满足目标序列,该信号为1,其余时刻该信号为0。rst_n:异步复位信号,低电平有效。a:单比特信号,待检测的数据。原创 2023-02-14 23:37:32 · 142 阅读 · 0 评论 -
函数function的使用方法
函数在声明时,会隐式的声明一个宽度为 range、 名字为 function_name 的寄存器变量,函数的返回值通过这个变量进行传递。在Verilog HDL中,函数的声明由关键字function开始,endfunction结束。在数字芯片设计中,经常把实现特定功能的模块编写成函数,在需要的时候再在主模块中调用,以提高代码的复用性和提高设计的层次,分别后续的修改。function 是用来描述功能的函数,不是描述硬件的,不可以有时序逻辑。function 在FPGA中实现,消耗的是什么资源?原创 2023-02-12 21:07:03 · 849 阅读 · 0 评论 -
奇偶校验 与 缩减运算
题目描述:现在需要对输入的32位数据进行奇偶校验,根据sel输出校验结果(1输出偶校验,0输出奇校验)原创 2023-02-12 00:29:41 · 694 阅读 · 0 评论