FrequencySyn
文章平均质量分 63
远上寒杉
这个作者很懒,什么都没留下…
展开
-
数字滤波器的简单使用
完整版请参考:https://mazhaoxin.github.io/2019/10/05/Brief_of_Digital_Filter/http://483v7j.coding-pages.com/2019/10/05/Brief_of_Digital_Filter/模拟电路工程师不会对基于RLC的滤波器感到陌生,但对于数字滤波器或离散时间域滤波器就没那么熟悉了。今天我想总结一下...原创 2020-03-14 22:18:20 · 1871 阅读 · 0 评论 -
Jitter的基本知识
完整版请参考:https://mazhaoxin.github.io/2018/10/20/Jitter_Basics/http://483v7j.coding-pages.com/2018/10/20/Jitter_Basics/自从加入M记后,开始比较密集的接触关于jitter的相关内容,并且发现有很多同事并不能很清楚的认识到jitter的分类和应用。通过查询各方面的资料,整理...原创 2020-03-14 22:04:28 · 11670 阅读 · 0 评论 -
关于频率综合器
完整版请参考:https://mazhaoxin.github.io/2018/08/12/About_Frequency_Synthesizer/http://483v7j.coding-pages.com/2018/08/12/About_Frequency_Synthesizer/前几天在饭桌上老大突然问了一个问题:DDS中的“S”为什么叫“综合器”?命名好像大家都把F...原创 2020-03-14 21:50:15 · 3445 阅读 · 0 评论 -
PLL行为级仿真
一、MatlabSimulinkPhaseLocked Loop tutorialhttp://www.mathworks.com/matlabcentral/fileexchange/14868-phase-locked-loop-tutorial/包括PFD&CP PLL、线性PLL、数字PLL等若干模型 PhaseLocked Loop Synthesis and原创 2013-09-07 23:18:41 · 8000 阅读 · 1 评论 -
PLL Simulink行为模型
PLL Simulink行为模型,包括VCO、NDIV、SDM、PD、PFD、CP、LPF和LO的搭建方法。原创 2015-07-26 22:37:38 · 14043 阅读 · 3 评论 -
理想倍频器/分频器对相噪/杂散的影响
使用理想倍频器将信号频率提高N倍,会让相噪抬高20log 10 (N) dB,类似的N分频会让相噪降低20log 10 (N) dB。原创 2015-07-26 23:02:40 · 12801 阅读 · 1 评论 -
SDM对分频器输出信号相位噪声的影响
SDM是PLL里很重要的一个噪声源,下面分析一下SDM对NDIV输出时钟相噪的影响。 首先,SDM输出信号的噪声是量化噪声的sdm_order sdm\_order次差分(具体推导暂且不提),而量化噪声是在−fclk +fclk -fclk ~ +fclk范围内均匀分布,噪声功率为Δ 2 /12 \Delta^2/12,差分的传函是1−z −1 1-z^{-1},则有 PSD SDM =Qn∗原创 2015-08-23 23:04:03 · 5845 阅读 · 1 评论 -
由相位噪声曲线计算积分相噪和Jitter的方法
先放一张忘了从哪扒下来的图: 基本思路: 分段求积分相噪,相加得整体的积分相噪,进而得到以弧度为单位的相位抖动,最终转换为以时间为单位的Jitter。MATLAB代码:function ph2jt(fc, f, ph) % ph2jt(fc, f, ph) % fc - carrier frequency % f - offset frequency % p原创 2015-08-09 23:03:46 · 26279 阅读 · 9 评论 -
LO Frequency Plan
概述LO DIV是位于VCO和mixer之间的模块,其作用是分频和驱动长走线,设计难点在于底噪。 不同的band有不同的频率覆盖范围,为了减小VCO的设计难度需要选择合适的分频方案。E-UTRA规定的band与频率的对应关系在3GPP或wikipedia上可以查到。 一般来说,决定了所要支持的band、分频比步长、基本分频器、VCO的最高频率以及VCO的个数,最佳的LO分频方案就确定了。所要支原创 2015-08-16 14:33:58 · 3268 阅读 · 0 评论