FIFO 最小深度计算 举例 总结

FIFO 最小深度计算

---

例子 - 1：f_wr > f_rd，连续读写

写时钟80MHz。
读时钟50MHz。
Burst_Len = 120，也就是要求至少安全写入120个数据。
连续写入和连续读取，无空闲时间，写入后立即开始读取 ,读写宽度相同。

Sol:

写速率 > 读速率，FIFO迟早会被写满，但它要求至少写入120个数据后FIFO不满。
写入120个数据耗时 120 * 12.5 ns = 1500 ns。
写入开始后FIFO内数据以 30M/Date 速率增加。
数据增加持续了 1500 ns ，FIFO最小深度：0.0000015 * 30000000 = 45

例子-1 总结公式：
$$FIFO\_DEPTH>(写速率-读速率)\ast \frac{Burst\_Len}{写速率}\text{\hspace{1em}(1)}$$

---

例子 - 2 ：f_wr > f_rd & 写速率 > 读速率，非连续读写

写时钟80MHz。
读时钟50MHz。
Burst_Len = 120，也就是要求至少安全写入120个数据。
写入后立即开始读取 ,读写宽度相同。
2个时钟中有1个数据写入（写速率：80M * 1/2 = 40M）。
4个时钟中有1个数据读出（读速率：50M * 1/4 = 12.5M）。

Sol:

FIFO迟早会被写满 ，但它要求至少写入120个数据后FIFO不满。
写一个数据耗时：2/80MHz = 25ns
需要至少写入120数据，耗时：25 * 120 = 3000ns
例子2只是读写速率和例子1不同，可以直接用的公式（1） :
FIFO_DEPTH > (写速率-读速率)* Burst_Len/写速率 = (40M-12.5M)*120/40M = 83

---

例子 - 3：f_wr < f_rd ，连续读写

写时钟30MHz。
读时钟50MHz。
Burst_Len = 120，也就是要求至少安全写入120个数据。
连续写入和连续读取，无空闲时间，写入后立即开始读取 ,读写宽度相同。

Sol:

FIFO_DEPTH > 1 即可。读速率比写速率快，数据不会滞留。

---

例子 -4：f_wr < f_rd & 写速率 > 读速率，非连续读写

写时钟30MHz。
读时钟50MHz。
Burst_Len = 120，也就是要求至少安全写入120个数据。
2个时钟中有1个数据写入（写速率：30M * 1/2 = 15M）。
4个时钟中有1个数据读出（读速率：50M * 1/4 = 12.5M）。

Sol:

虽然写时钟小于读时钟频率，但是，宏观上写速率大于读速率。可以直接用的公式（1） :
FIFO_DEPTH > (写速率-读速率)* Burst_Len/写速率 = (15M-12.5M)*120/15M = 20

---

例子 1-4总结

当满足以下所有条件时，就可使用公式（1）：

1. 写速率 > 读速率时。
2. 读写有效数据占比 <= 0.5，且 有效数据均匀分布在所有时间上。或者说，无论微观时间、还是宏观时间上，读写速率近似于 时钟频率 * 有效数据占比时。

当每100个时钟写80个数据时，微观时间上的写速率与数据排列有关，不能将宏观写速率带入式子（1）

---

例子 - 5

读写时钟频率相同。
100个时钟有80个数据写入。
10个时钟有8个数据读出。
Burst_Len = 160，也就是要求至少安全写入160个数据 。

Sol:

宏观上，读写速率相同；当FIFO足够深时，FIFO不会溢出。
微观上，写速率有多种情况：

case	完整写入160个数据，需要的周期数
1	200
2	200
3	180
4	160
5	200

• 为了求出安全的最小FIFO深度，我们需要考虑最差的情况。
• 最差的情况下，写入和读出速度应该相差最大。 写入要最快，读出要最慢。FIFO内的数据增加最快。
• 从上表中可得出：最大写入速率是case 4（back to back write，中间没有空闲，速率为时钟频率 f，写入了160个 ）。
• 读出要最慢，在写160个数据期间，读相比于写端可以认为是速率均匀的，速率为 f*8/10，读出了160 * 8 /10 = 128个。
• 因此 FIFO_DEPTH > 160 - 128 = 32。用公式（1）也可以得到这个结果，写速率带入f而不是f*8/10。

---

总结：求解步骤

1. 考虑最差的情况下，写入和读出速度应该相差最大。 写入要最快，读出要最慢。FIFO内的数据增加最快。

2. 只考虑宏观上写入速率 >= 读出速率的情况。

3. 确定写入Burst_Len大小。Burst_Len指的是一段连续写入区间，由于没有空隙这段时间写入速率最大最多。
   一定要对具体的数据分布情况具体分析，Burst_Len一定是最长的一段连续写入区间。

4. 在微观上，确定最大写入速率。Burst_Len足够长时，写入速率 = 写时钟频率（back to back write）。
   而在例子 - 2中，Burst_Len很短，没有back to back write，写入速率 = 写时钟频率 * 写有效占比。

5. 在微观上，确定最小读出速率。一般认为读出速率是均匀的，读出速率 = 读时钟频率 * 读有效占比。

6. 带入公式（1）计算。

Burst_Len足够长时，将上面读出写入速率带入公式（1），可得到网上讨论最多的FIFO深度求解公式：
$$\begin{gathered} FIFO\_DEPTH>Burst\_Len-Burst\_Len\ast \frac{X}{Y}\ast \frac{rd\_clk}{wr\_clk} \\ \frac{X}{Y}:表示读有效占比,在例子5中等于\frac{8}{10}\text{\hspace{1em}(2)} \end{gathered}$$
不建议直接用公式（2）无脑计算，上式只有Burst_Len足够长，发生back to back write时才适用。建议根据1~6步骤，判断微观写速率是否均匀，带入式子（1）计算。

笔试题

1. （字节）设计一个同步fifo，读写时钟相同，其中在写入时每100个时钟周期会写10个，具体哪个时刻写入不确定，在读出侧每10个cycle会读1个，计算最小深度？

   解答：考虑最大写速率（发生 back to back write）Burst_Len=20。同时这段时间内，读出了2个数据，最终FIFO内含有20-2=18个数据。因此最小深度为18。

2. （乐鑫科技2020数字IC）ModuleA/ModuleB用的是同个Clock, Clock频率80MHz。ModuleA和ModuleB同时启动，ModuleA产生如下周期性的burst数据给ModuleB,一共产生8次burst. burst rate : 1280Mbit/s，burst持续时间1us。burst内部速率均匀，burst周期5us，余下的4us内没有数据。

ModuleB收到启动信号后，需要花10us做初始化，所以先把module A的数据缓存在ModuleB内部的同步FIFO中，同步FIFO位宽32bits,初始化结束后，ModuleB以640 Mbit/s的均匀速度从FIFO中读取数据。在满足功能需求的前提下，为了节省电路面积，要求FIFO size越小越好，以下四个选项的FIFO深度，选项（）的FIFO深度符合要求：
A: 128
B: 64
C: 96
D: 160

解答：A，10us内，写入了1280Mbit/s * 2us = 2560 bits，读出0 bit。在10~11us内，写入1280Mbit/s * 1us = 1280 bits，读出640 Mbit/s * 1us = 640 bits，FIFO内增加了1280-640 = 640 bit。FIFO至少2560 + 640 = 3200bit=100。选A的128较为合适。

笔试题摘自FPGA探索者
以上，仅备忘用途。
可能会有错误。

引用 https://hardwaregeeksblog.files.wordpress.com/2016/12/fifodepthcalculationmadeeasy2.pdf