Quartus II 13.1 (64-bit)的实验2021-05-21

本文详细介绍了使用Quartus II 13.1进行Verilog代码仿真的实验过程,包括《数字逻辑基础与Verilog设计》书中addern和mux16to1模块的仿真。实验中,作者通过Modelsim和Quartus II软件进行了原理图和代码仿真,并提供了实验截图和视频,展示了完整的仿真和设计流程。
摘要由CSDN通过智能技术生成

一,实验目的
quartus ll原理仿真与代码仿真过程
二,实验内容
将书《数字逻辑基础与verilop设计》p120页的两个代码(addern,mux16to1)进行仿真
三,实验工具
Modelsim和quartus ll软件
五,实验截图
addern
在这里插入图片描述
mux16to1
在这里插入图片描述

六、实验视频

mux16to1

addern

实验视频代码仿真

  • 1
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值