- 博客(4)
- 资源 (8)
- 收藏
- 关注
原创 为uvm_reg访问添加额外信息,参数uvm_object extension的用法
uvm_reg类为我们提供了寄存器访问的write和read方法,通常需要传递的参数有status, value, path, map, prior,其中prior是传递给sequencer的。如果我们需要为一个寄存器访问对应的总线传输添加额外的信息,例如protected access, locking, bursts,master_id等,那么我们需要添加一个umv_object...
2018-11-29 16:40:34 650
原创 发现了一个UVM源码的bug
瞎用,发现了一个UVM-1.2中uvm_reg_map.svh的bug。详细见下图红框中的代码:既然child_blk是null,那么除了能调用其静态方法外,其他方法(默认都是动态类型)是不能调用的。所以第1145行中红框中的代码是错误的,会报null object access 错误。并且1142行的uvm_error永远不会打印,每次运行到1142就报null object acces...
2018-11-28 10:17:23 1769 6
原创 SystemC简化仿真引擎简介
以下简化的流程图说明了SystemC仿真内核的操作流程。首先,如前面“modules”中所讨论的那样进行详细说明。 在elab过程中,构建SystemC模块并建立各种仿真参数。 这个elab阶段之后是对sc_start()的调用,它调用仿真内核。 此调用开始初始化阶段。 需要启动在elab期间定义的进程(例如,SC_THREAD进程)。 在初始化阶段,所有进程最初都放在就绪池中。 定义:...
2018-11-19 10:05:48 2683
转载 了解TrustZone,读了这篇就够了
了解TrustZone,读了这篇就够了这篇文章源于老板想了解TrustZone,要求我写一篇文章简单介绍TrustZone的原理。既然是给领导看的,只介绍原理哪里够,因此也添加了公司自己现有TEE环境的设计、实现和发展,也顺带加入了一些题外话。也是因为要给领导看,所以文章也不能涉及太多技术细节,包括TrustZone模块的详细设计以及示例代码等,所以只从总体上讲解了什么是TrustZone,T...
2018-11-01 16:13:35 9054
A Verification Platform for System on Chip
2018-07-29
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人