解决方法:用插件Verilog-HDL的那个绿色按钮才能正确运行和编译,不要用VS codede的 "Run code"。
刚开始学习Verilog,尝试按照大佬门的教程在VS code中配置Verilog的运行环境,可一开始编译就出现“v run "d:\Verilog_HDL_Files\.vscode\test.v"
'v' is not recognized as an internal or external command,operable program or batch file.”的错误,一度非常崩溃,按照网上此类型的错误分别重新安装了VS code,iverilog,python等,并对其环境变量进行了重新配置,结果还是不行?最后在ZH看到 锦恢 的文章,讲了Verilog各插件的作用,还有位置!!!
就是他,“Verilog-HDL:提供一个绿色的小按钮,使得你可以一键编译执行一个verilog源文件(其实就是自动帮你在命令行中输入iverilog -o <目标文件> <verilog源文件> ; vvp <源文件>)”。
用这个插件才能识别“.v”文件,同时用Verilog-HDL的这个绿色按钮才能正确编译,用VS codede "Run code"按钮就会报错。