数字前端设计与验证
文章平均质量分 72
zhanghetxwd
我很懒 但我很好
展开
-
Verilog良好代码编写风格25条
Verilog良好代码编写风格25条良好代码编写风格可以满足信、达、雅的要求。在满足功能和性能目标的前提下,增强代码的可读性、可移植性,首要的工作是在项目开发之前为整个设计团队建立一个命名约定和缩略语清单,以文档的形式记录下来,并要求每位设计人员在代码编写过程中都要严格遵守。良好代码编写风格的通则概括如下: (1) 对所有的信号名、变量名和端口名都用小写,这样做是为了和业界的习惯转载 2011-12-22 22:51:01 · 483 阅读 · 0 评论 -
从D触发器的角度说明建立和保持时间
从D触发器的角度说明建立和保持时间.上图是用与非门实现的D触发器的逻辑结构图,CP是时钟信号输入端,S和R分别是置位和清零信号,低有效; D是信号输入端,Q信号输出端;这里先说一下D触发器实现的原理:(假设S和R信号均为高,不进行置位和清零操作)CP=0时: G3和G4关闭,Q3和Q4输出为’1’。那么G5和G6打开,Q5=D,Q6=/D。Q5,Q6的信号随输入信号D的转载 2011-12-22 22:49:09 · 1147 阅读 · 0 评论 -
集成电路的设计流程
1.4 集成电路的设计流程一般集成电路设计步骤分为逻辑设计和物理设计如图1-1 所示:逻辑设计包括:系统划分:将一个大规模的系统按功能分成几个功能模块设计输入:用HDL(Hardware Description Language)语言或电路原理图的形式对系统进行功能级描述的设计输入。功能仿真:对功能级描述进行功能和时序仿真验证并在验证功能正确后转变成适用于综合器的RTL转载 2011-12-22 22:52:37 · 3208 阅读 · 0 评论